- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367008 > G2CORERM G2 Core Reference Manual PDF資料下載
參數(shù)資料
| 型號： | G2CORERM |
| 英文描述： | G2 Core Reference Manual |
| 中文描述： | G2核心參考手冊 |
| 文件頁數(shù)： | 82/506頁 |
| 文件大小： | 6720K |
| 代理商： | G2CORERM |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁當(dāng)前第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁第489頁第490頁第491頁第492頁第493頁第494頁第495頁第496頁第497頁第498頁第499頁第500頁第501頁第502頁第503頁第504頁第505頁第506頁
1-40
G2 PowerPC Core Reference Manual
For More Information On This Product,
Go to: www.freescale.com
MOTOROLA
Differences Between the MPC603e and the G2 and G2_LE Cores
—
Vector offset for critical
interrupt
An exception vector offset of 0x00A00 is defined for critical
interrupt
—
Two new registers are
implemented for saving
processor state for critical
interrupts
CSRR0 and CSRR1 have the same bit assignments as
SRR0 and SRR1, respectively.
Supports instruction cache
way-locking in addition to
entire instruction cache
locking
Supports instruction cache
way-locking in addition to
entire instruction cache
locking
HID2 register controls instruction cache way-locking. The
instruction cache way-locking is useful for locking blocks of
instructions into the instruction cache for time-critical
applications that require deterministic behavior.
Supports data cache
way-locking in addition to
entire data cache locking
Supports data cache
way-locking in addition to
entire data cache locking
HID2 register controls data cache way-locking. It is useful
for locking blocks of data into the data cache for
time-critical applications where deterministic behavior is
required.
SPRG0–SPRG3 are the
four SPRG registers in the
MPC603e and the G2 core
Four additional SPRG
registers are implemented
in G2_LE core only
The additional SPRGs reduce latencies that may be
incurred from saving registers to memory while in an
exception handler
G2 core has five
JTAG/COP interface
signals
One additional JTAG/COP
interface signal is
implemented in the G2_LE
The core_tdo_oe output signal is used for debugging. Note
that core_tdo is always driven, regardless of the state of
core_tdo_oe.
Instruction address
breakpoint exception is
controlled by IABR
Instruction address
breakpoint exception is
controlled by IABR and
IABR2
Instruction address breakpoint exceptions in both the G2
and the G2_LE cores use the 0x01300 vector offset
—
Two new data address
breakpoint registers are
implemented in the G2_LE
The two new data address breakpoint registers (DABR and
DABR2) expand the debug functionality of the breakpoints.
The new breakpoint registers are accessible as SPRs with
mtspr
and
mfspr
.
—
One instruction register and
one data breakpoint control
register are implemented
IBCR and DBCR are implemented to support the additional
debug features. These registers are accessible as SPRs
with
mtspr
and
mfspr
.
—
Breakpoint signals are
implemented for debug
Breakpoint signals—core_iabr, core_iabr2, core_dabr,
core_dabr2—are asserted to indicate a breakpoint
condition as programmed in DBCR and IBCR. These
signals may be OR’d or AND’d to reflect the respective
breakpoints.
—
Vector offset for data
address breakpoint
exception is 0x00300
Data address breakpoint exception is a DSI exception. The
cause of a DSI exception can be determined by the bit
settings of DSISR[9]. DAR contains the address of the
breakpoint match condition.
—
One new register is
implemented for supporting
system level memory map
System memory base address register (MBAR) can be
accessed with
mtspr
or
mfspr
using SPR311 in supervisor
mode. It can store the present memory base address for
the system memory map.
Table 1-6. Differences Between G2 and G2_LE Cores (continued)
G2 Core
G2_LE Core
Impact
F
Freescale Semiconductor, Inc.
n
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| G2CORERMAD | Errata to G2 PowerPC Core Reference Manual Rev. 0 |
| G2RL-1 | |
| G2RL-14 | |
| G2RL-14-CF | |
| G2RL-14-CFDC12 | |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| G2D | 制造商:VISHAY 制造商全稱:Vishay Siliconix 功能描述:GLASS PASSIVATED JUNCTION RECTIFIER |
| G2D/4 | 功能描述:整流器 200 Volt 2.0 Amp RoHS:否 制造商:Vishay Semiconductors 產(chǎn)品:Standard Recovery Rectifiers 配置: 反向電壓:100 V 正向電壓下降: 恢復(fù)時間:1.2 us 正向連續(xù)電流:2 A 最大浪涌電流:35 A 反向電流 IR:5 uA 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:DO-221AC 封裝:Reel |
| G2D01D01024.0 | 制造商:W L Gore & Associates 功能描述:RF STANDARD CABLE ASSEMBLY |
| G2D01D01060.0 | 制造商:W L Gore & Associates 功能描述:RF STANDARD CABLE ASSEMBLY |
| G2D120-AA04-01 | 制造商:ebm-papst Inc 功能描述:G2D120-AA04-01 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。