- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384760 > MT9071 (Mitel Networks Corporation) Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個(gè)獨(dú)立幀調(diào)節(jié)器）) PDF資料下載
參數(shù)資料
| 型號： | MT9071 |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個(gè)獨(dú)立幀調(diào)節(jié)器）) |
| 中文描述： | 四T1/E1/J1收發(fā)器（多端口的T1/E1/J1幀調(diào)節(jié)器（集成四個(gè)獨(dú)立幀調(diào)節(jié)器）） |
| 文件頁數(shù)： | 77/217頁 |
| 文件大?。?/td> | 686K |
| 代理商： | MT9071 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁當(dāng)前第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
Preliminary Information
MT9071
77
15.1 T1 Mode In Band Loopback Codes
T1.403 defines SF mode line loopback activate and deactivate codes. These codes are either a framed or
unframed repeating bit sequence of 00001 for activation or 001 for deactivation. The standard goes on to say
that these codes will persist for five seconds or more before the loopback action is taken. The MT9071 will
detect both framed and unframed line activate and de-activate codes even in the presence of a BER of 3 x 10
-
3
. Status register bit LLDD (see Table 104 - T1 Synchronization and Alarm Status - R Address Y10) will be
asserted when a repeating 001 pattern (either framed or unframed) has persisted for 48 milliseconds. Status
register bit LLED (see Table 104 - T1 Synchronization and Alarm Status - R Address Y10) will be asserted
when a repeating 00001 pattern (either framed or unframed) has persisted for 48 milliseconds.
Other loopup and down codes can be selected by writing to the transmit loop up and loop down code registers
(see Table 101 - T1 Transmit Loop Activate Code Control - R/W Address Y0D and Table 102 - T1 Transmit Loop
Deactivate Code Control - R/W Address Y0E).
The selection of the expected received loopup and loopdown code is done by writing to the receive loop up and
loop down code match registers (see Table 103 - T1 Receive Loop Activate Code Match Control - R/W Address
Y0F and Table 177 - T1 Receive Loop Deactivate Code Match - R/W Address YF0).
Maskable interrupt status bits LLEDI and LLDDI will be set upon detection of inband loopup or loopdown codes
respectively (see Table 149 - T1 Receive and Sync Interrupt Status - R Address Y34 and Table 156 - T1
Receive and Sync Interrupt Mask - R/W Address Y44).
16.0 T1 Maintenance and Alarms
16.1 T1 Error Counters
The MT9071 has nine T1 error counters for each framer, which can be used for maintenance testing, for
ongoing measure of the quality of a DS1 link and to assist the designer in meeting specifications such as
TR62411 and T1.403. All counters can be preset or cleared by writing to the appropriate locations. In addition,
all counters may be cleared by programming the counter clear bit CNCLR (see Table 178 - T1 Interrupt and I/O
Control - R/W Address YF1) low to high. Associated with each counter is a maskable event occurrence
interrupt and a maskable counter overflow interrupt. Overflow interrupts are useful when cumulative error
counts are being recorded. Associated with four counters are the 1 second latched registers. These registers
are updated with their corresponding counter values on a one second interval. Counters can automatically be
cleared after their data is latched by setting control register bit ACCLR (see Table 178 - T1 Interrupt and I/O
Control - R/W Address YF1) high.
For a full listing of all available T1 counters, latches, interrupts and masks, refer to Table 31 - T1 Error Counters
Summary.
TTIP-TRNG
DSTo
DS1 or PCM30
System
RTIP-RRNG
Framer
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch(大數(shù)字開關(guān)) |
| MT90823 | 3V Large Digital Switch(3V 大數(shù)字開關(guān)) |
| MT90826 | Quad Digital Switch(四數(shù)字開關(guān)) |
| MT90840 | Distributed Hyperchannel Switch(分布式超級通道開關(guān)) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90710 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT90710AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT9072 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。