- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384760 > MT9071 (Mitel Networks Corporation) Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個獨立幀調(diào)節(jié)器）) PDF資料下載
參數(shù)資料
| 型號： | MT9071 |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個獨立幀調(diào)節(jié)器）) |
| 中文描述： | 四T1/E1/J1收發(fā)器（多端口的T1/E1/J1幀調(diào)節(jié)器（集成四個獨立幀調(diào)節(jié)器）） |
| 文件頁數(shù)： | 68/217頁 |
| 文件大?。?/td> | 686K |
| 代理商： | MT9071 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當前第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
MT9071
Preliminary Information
68
11.2.2
Data Link Pin Data (RxD) Received from PCM30 - With No Elastic Buffer
The RxD signal is aligned with the receive extracted clock RxCK. The HDB3 decoded receive data, at 2.048Mb/
s, is clocked out of the device on the RxD pin with the rising edge of RxCK. No DL data will be lost or repeated
when a receive frame slip occurs as the DL data does not pass through the elastic buffer. In order to facilitate
the attachment of this data stream to a Data Link controller, the RxBF pin outputs a frame boundary indicating
the start of timeslot 0 containing the Sa bits.
11.2.3
E1 Data Link ST-BUS Access
When the ST-BUS data link access is enabled, the setting of the ST-BUS DSTi data bits determine the data link
output on the PCM30 link corresponding to bit positions four to eight (Sa4-8) over each Non-Frame Alignment
Signal (NFAS) frame. Data for data link transmission should be written to DSTi immediately following the NFAS
frame (during FAS frames) and before the start of the next NFAS frame.
Similarly, the data link data received on the PCM30 link is output to ST-BUS DSTo timeslot 0 during NFAS
frames. However, the data link data on ST-BUS DSTo timeslot 0 of NFAS frames is always enabled, regardless
the control register bit settings.
Table 25 - E1 National Bits mapping to ST-BUS DST shows the detailed bit mapping of DSTi timeslots to
transmit PCM30 timeslots.
11.2.4
E1 Data Link HDLC Access
The Data Link can be connected to the internal HDLC, operating at a bit rate of 4/8/12/16 or 20 kbits/s,
depending on the number of Sa bits enabled for transmission/reception on the HDLC with the SA control
register bits detailed in Table 95 - E1 Data Link Control - R/W Address Y08.
Addressable Bytes
NFAS Frames of a CRC-4 Multiframe
Transmit
Address
Receive
Address
F1
B7
F3
B6
F5
B5
F7
B4
F9
B3
F11
B2
F13
B1
F15
B0
TN0
TN1
TN2
TN3
TN4
YB0
YB1
YB2
YB3
YB4
RN0
RN1
RN2
RN3
RN4
YC0
YC1
YC2
YC3
YC4
S
a4
S
a5
S
a6
S
a7
S
a8
S
a4
S
a5
S
a6
S
a7
S
a8
a4
S
a5
S
a6
S
a7
S
a8
S
a4
S
a5
S
a6
S
a7
S
a8
S
a4
S
a5
S
a6
S
a7
S
a8
S
a4
S
a5
S
a6
S
a7
S
a8
S
a4
S
a5
S
a6
S
a7
S
a8
S
a4
S
a5
S
a6
S
a7
S
a8
Table 24 - E1 National Bit Buffers
ST-BUS DSTi/DSTo
PCM30 Transmit/Receive
CRC-4
Frame
Timeslot
Data Bits (B7-B0)
Timeslot
CRC-4
Frame
Data Bits (B1-B8)
All NFAS
0 for 2Mb/s
0,1,2,3 for
8Mb/s
Sa8, Sa7, Sa6, Sa5, Sa4, P3,
P2, P1
0
All NFAS
P1, P2, P3, Sa4, Sa5, Sa6,
Sa7, Sa8
Note 1. P1-3 are not transmitted from DSTi but are received on DSTo.
Table 25 - E1 National Bits mapping to ST-BUS DST
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch(大數(shù)字開關(guān)) |
| MT90823 | 3V Large Digital Switch(3V 大數(shù)字開關(guān)) |
| MT90826 | Quad Digital Switch(四數(shù)字開關(guān)) |
| MT90840 | Distributed Hyperchannel Switch(分布式超級通道開關(guān)) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90710 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT90710AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT9072 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。