參數(shù)資料
型號(hào)： MT9071
廠商： Mitel Networks Corporation
英文描述： Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個(gè)獨(dú)立幀調(diào)節(jié)器）)
中文描述： 四T1/E1/J1收發(fā)器（多端口的T1/E1/J1幀調(diào)節(jié)器（集成四個(gè)獨(dú)立幀調(diào)節(jié)器））
文件頁(yè)數(shù)： 59/217頁(yè)
文件大小： 686K
代理商： MT9071
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)當(dāng)前第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)
Preliminary Information
MT9071
59
8.4.2
The Bypass Register
The Bypass Register is a single stage shift register that provides a one-bit path from TDI to its TDO.
8.4.3
The Boundary-Scan Register
The Boundary-Scan Register (BSR) provides an interface between the MT9071 core logic and the MT9071
input and output pins. This interface is controlled by the TAP Controller and Instruction Register. The BSR
provides status of all digital input, output and bi-directional pins and control over all digital output and bi-
directional pins. Power pins, analog pins, oscillator pins and test pins are not included in the chain. The BSR
maps to the remaining pins. Each input pin maps to one BSR bit (input cell), each output pin maps to one or
two BSR bits (output and enable cells), and each bi-directional pin maps to three BSR bits (input, output and
enable cells). Bit 0 of the BSR is the last bit in the JTAG chain and the first bit clocked out. The JTAG chain
starts at DSTo[0] and moves counterclockwise around the chip finishing at the RXBF[3] pin (see Table 16 -
JTAG Boundary-Scan Register).
8.5
Boundary Scan Description Language (BSDL) File
A Boundary Scan Description Language (BSDL) file is available for the MT9071 JTAG implementation. This
ASCII (text) file provides all the information required for a JTAG test system to access the MT9071’s boundary
scan circuitry.
9.0
Common Channel Signaling (CCS) Operation
In CCS, an E1 PCM30 timelsot or a T1 DS0 channel is typically used to carry signaling information for all
channels in a framed and formatted data packet according to some high level data link control method. One
such method is the Link Access Procedure on the D-Channel (LAPD) ISDN protocol specified by CCITT.
Other protocols include non-ISDN protocols such as the High Level Data Link Control (HDLC) and the LAPB
Version
Part Number
Manufacturer Identity
LSB=1
Marketing Revision
(4 bits)
A
0000
0
Marketing Number
(16 bits)
9071
1001 0000 0111 0001
9 0 7 1
Mitel
(11 bits)
Mitel
0001 0100 101
LSB
(1 bit)
LSB=1
1
1 4 B
0 9 0 7 1 1 4 B
Table 15 - JTAG MT9071 Identification Register
Device Pin
Boundary-Scan Register Bits (0 to 117)
Name
Type
Cell #
Enable Register Bit
Output Register Bit
Input Register Bit
When this control/status bit
is one, the corresponding
pin is in a high impedance
state. When zero, the
corresponding pin operates
normally.
0
When this control/status bit
is one, the corresponding
pin is high. When zero, the
corresponding pin is low.
When this status bit is one,
the corresponding pin is
high. When zero, the
corresponding pin is low.
DSTo[0]
output
The sequence continues around the chip. Refer to the BSDL file for BSR bit mapping.
output
72
NA
Table 16 - JTAG Boundary-Scan Register
1
1
NA
RXBF[3]
117
NA
相關(guān)PDF資料
PDF描述
MT9072 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
MT90820 Large Digital Switch(大數(shù)字開(kāi)關(guān))
MT90823 3V Large Digital Switch(3V 大數(shù)字開(kāi)關(guān))
MT90826 Quad Digital Switch(四數(shù)字開(kāi)關(guān))
MT90840 Distributed Hyperchannel Switch(分布式超級(jí)通道開(kāi)關(guān))
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MT90710 制造商:MITEL 制造商全稱(chēng):Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer
MT90710AP 制造商:MITEL 制造商全稱(chēng):Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer
MT9072 制造商:ZARLINK 制造商全稱(chēng):Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer
MT9072AB 制造商:ZARLINK 制造商全稱(chēng):Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer
MT9072AV 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*