- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384760 > MT9071 (Mitel Networks Corporation) Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個獨(dú)立幀調(diào)節(jié)器）) PDF資料下載
參數(shù)資料
| 型號： | MT9071 |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個獨(dú)立幀調(diào)節(jié)器）) |
| 中文描述： | 四T1/E1/J1收發(fā)器（多端口的T1/E1/J1幀調(diào)節(jié)器（集成四個獨(dú)立幀調(diào)節(jié)器）） |
| 文件頁數(shù)： | 15/217頁 |
| 文件大?。?/td> | 686K |
| 代理商： | MT9071 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁當(dāng)前第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
MT9071
Preliminary Information
15
M1
29
OSCi
Oscillator Master Clock (CMOS compatible input).
For crystal operation, a
20MHz crystal is connected from this pin to OSCo. For clock oscillator operation,
this pin is connected to a clock source. See Figure 22 - Crystal Oscillator Circuit
and Figure 21 - Clock Oscillator Circuit.
Oscillator Master Clock (CMOS compatible output).
For crystal operation, a
20MHz crystal is connected from this pin to OSCi. For clock oscillator operation,
this pin is left unconnected. See the OSCi pin description.
External Sync Clock (CMOS compatible input/output).
In T1 and J1 modes,
the clock rate is 1.544MHz. In E1 mode, the clock rate is 2.048MHz. In Line Sync
Mode this is an input which may be used as the synchronization source for the
device. In Backplane Sync Mode this is an output which is synchronized to one of
the four incoming links.
Auxiliary Signals 0-3 (CMOS compatible output).
A programmable output
signal. See Section 3.6 Auxiliary Output Signals.
M2
30
OSCo
P2
35
ESYN
N1
N2
N3
P1
31
32
33
34
AUX0
AUX1
AUX2
AUX3
Micro Port Interface
K15
79
CS
Chip Select (CMOS compatible input).
A zero enables the read and write
functions of the MT9071 parallel processor interface; all bidirectional data bus
lines (D0-D15) will operate normally. A one disables the read and write
functions of the parallel processor interface; all bidirectional data bus lines (D0-
D15) will be in a high impedance state.
Data Strobe (CMOS compatible input).
Data Strobe for Motorola mode (IM=0).
The MT9071 reads data from the address bus (A0-A11) on the falling edge of DS;
writes data to the bidirectional data bus (D0-D15) on the falling edge of DS
(processor read); reads data from the bidirectional data bus (D0-D15) on the
falling edge of DS (processor write). DS may be connected to CS.
Read:
Read for Intel type mode (IM=1). The MT9071 reads data from the
address bus (A0-A11) on the falling edge of RD; writes data to the bidirectional
data bus (D0-D15) on the falling edge of RD (processor read).
Read/Write (CMOS compatible input).
Read and Write for Motorola mode
(IM=0). A zero sets the MT9071 bidirectional data bus lines (D0-D15) as inputs
for a processor write. A one sets the MT9071 bidirectional data bus lines as
outputs for a processor read.
Write:
Write for Intel type mode (IM=1). The MT9071 reads data from the address
bus (A0-A11) on the falling edge of WR; reads data from the bidirectional data
bus (D0-D15) on the falling edge of WR (processor write).
Intel / Motorola (CMOS compatible input).
High configures the processor
interface for Intel type of parallel non-multiplexed processors where RD and WR
pins are used. Low configures the processor interface for Motorola type of parallel
non-multiplexed processors where R/W and DS pins are used.
Interrupt Request (open drain output).
When zero, one or more of the four
transceivers in the MT9071 has generated an interrupt request. When one, the
MT9071 has not generated an interrupt request. IRQ is an open drain output that
should be connected to V
DD
through a pull-up resistor. CS can be either high or
low for this output pin to function.
K16
80
DS
(RD)
J16
81
RW
(WR)
J15
82
IM
R2
38
IRQ
Pin Description (continued)
LBGA
Pin
LQFP
Pin
Name
Description (see notes 1, 2, 3 and 4)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch(大數(shù)字開關(guān)) |
| MT90823 | 3V Large Digital Switch(3V 大數(shù)字開關(guān)) |
| MT90826 | Quad Digital Switch(四數(shù)字開關(guān)) |
| MT90840 | Distributed Hyperchannel Switch(分布式超級通道開關(guān)) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90710 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT90710AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT9072 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。