- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384760 > MT9071 (Mitel Networks Corporation) Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個(gè)獨(dú)立幀調(diào)節(jié)器）) PDF資料下載
參數(shù)資料
| 型號(hào)： | MT9071 |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個(gè)獨(dú)立幀調(diào)節(jié)器）) |
| 中文描述： | 四T1/E1/J1收發(fā)器（多端口的T1/E1/J1幀調(diào)節(jié)器（集成四個(gè)獨(dú)立幀調(diào)節(jié)器）） |
| 文件頁數(shù)： | 53/217頁 |
| 文件大?。?/td> | 686K |
| 代理商： | MT9071 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁當(dāng)前第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
Preliminary Information
MT9071
53
There is a specific relationship between the read and write pointers of the receive slip buffer (see Figure 13 -
Read and Write Pointers in the E1 Slip Buffers). Measuring clockwise from the write pointer, if the read pointer
comes within 2 channels of the write pointer a frame slip will occur, which will put the read pointer 34 channels
from the write pointer. Conversely, if the read pointer moves more than 60 channels from the write pointer, a
slip will occur, which will put the read pointer 28 channels from the write pointer. This provides a worst case
hysteresis of 26 channels peak (52 channels peak-to-peak) or a wander tolerance of 416 UI peak-to-peak.
Figure 13 - Read and Write Pointers in the E1 Slip Buffers
6.2.2
E1 Receive Slip Buffer Bypass
For applications which don’t require the elastic buffer and require minimum delay, the elastic buffer may be
bypassed by using one of two methods. First, by setting the ELAS control register bit to one and using the
DSTo output, or by using the RxD pin output (regardless of the ELAS setting). These outputs contain all the
PCM30 received data after HDB3 decoding but before passing through the elastic buffer. The output data is
synchronous with the extracted clock (RxCK pin) output. Also synchronous with the RxCK pin is the basic
frame pulse provided at the RxBF pin output. This output can be used to identify the basic frame boundary of
the RxD output data.
6.3
E1 Transmit Jitter Attenuator
In E1 mode, the MT9071 contains a jitter attenuator in the LIU transmitter portion of the device.
The MT9071 meets the E1 jitter transfer characteristics as specified by ETSI and ITU-T (see Figure 19 - ETSI
Jitter Transfer and Figure 20 - ITU-T Jitter Transfer). Its intrinsic jitter is less than 0.02 UI.
The transmit jitter attenuator has data written to it from the system side 2.048 Mb/s stream. The data is clocked
out of the buffer using a dejittered 16.384Mb/s clock (8 X 2.048Mb/s) from the internal PLL. The source signal
to the PLL may be any one of the four extracted clocks (RxCK[3:0]), the external clock (ESYN), the backplane
clock (CKb), the backplane frame pulse (FPb)or the master clock (OSCi). The transmit 2.048 MHz clock is
always phase locked to one of these signals. The jitter attenuator is 128 bits deep allowing jitter and wander
(128 U.I.) to occur between the PLL output signal and the system backplane (CKb).
Two internal elements determine the jitter attenuation. This includes the PLL’s internal 1.9Hz low pass loop
filter and the phase slope limiter. The phase slope limiter limits the output phase slope to 5ns/125us. Therefore,
if the input signal exceeds this rate, such as for very large amplitude low frequency input jitter, the maximum
output phase slope will be limited (i.e. attenuated) to 5ns/125us.
The jitter attenuator should only be necessary if timing is derived from the ST-BUS signals applied to the CKb
and FPb pins and these signals contain jitter and wander in excess of the required amounts desired for
transmission on the PCM30 link.
Write Pointer
60 CH
2 CH
47 CH
15 CH
34 CH
28 CH
512 Bit
Elastic
Store
+26 CH
-26 CH
Wander Tolerance
Read Pointer
Read Pointer
Read Pointer
Read Pointer
5
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch(大數(shù)字開關(guān)) |
| MT90823 | 3V Large Digital Switch(3V 大數(shù)字開關(guān)) |
| MT90826 | Quad Digital Switch(四數(shù)字開關(guān)) |
| MT90840 | Distributed Hyperchannel Switch(分布式超級(jí)通道開關(guān)) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90710 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT90710AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT9072 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。