- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384760 > MT9071 (Mitel Networks Corporation) Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個獨(dú)立幀調(diào)節(jié)器）) PDF資料下載
參數(shù)資料
| 型號： | MT9071 |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個獨(dú)立幀調(diào)節(jié)器）) |
| 中文描述： | 四T1/E1/J1收發(fā)器（多端口的T1/E1/J1幀調(diào)節(jié)器（集成四個獨(dú)立幀調(diào)節(jié)器）） |
| 文件頁數(shù)： | 40/217頁 |
| 文件大?。?/td> | 686K |
| 代理商： | MT9071 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁當(dāng)前第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
MT9071
Preliminary Information
40
checked. If the D4 secondary yellow alarm is enabled with control register bit D4SECY (see Table 82 - T1
Transmit Alarm Control - R/W Address Y02), then the Fs bit of frame 12 is not verified for the loss of frame
circuit.
In T1DM mode, the synchronization error criteria for the receiver will be the same as D4.
No reframing is forced by the device when in transparent mode, selected by setting control register bit TRANSP
(see Table 78 - T1 Framing Mode Control - R/W Address Y00).
The user may initiate a software reframe at any time by setting control register bit REFR (see Table 78 - T1
Framing Mode Control - R/W Address Y00). Once the circuit has commenced reframing, the signaling bits are
frozen until multiframe synchronization has been achieved.
4.4
T1 Multiframing
In T1 mode, DS1 trunks contain 24 bytes of serial voice/data channels bundled with an overhead bit. The frame
overhead bit contains a fixed repeating pattern used to enable DS1 receivers to delineate frame boundaries.
Overhead bits are inserted once per frame at the beginning of the transmit frame boundary. The DS1 frames
are further grouped in bundles of frames, generally 12 (for D4 applications) or 24 frames (for ESF - extended
superframe applications) deep.
The protocol (D4 or ESF) appropriate for the application is selected with control register bit ESF (see Table 78
- T1 Framing Mode Control - R/W Address Y00). In T1 mode, the MT9071 is capable of generating the
overhead bit framing pattern and for ESF links, the CRC remainder for transmission onto the DS1 trunk. The
beginning of the transmit multiframe may be determined by any of the following criteria:
(i) It may free - run with the internal multiframe counters;
(ii) The multiframe counters may be reset with the external hardware pin TxMF. If this signal is not synchronous
with the current transmit frame count it may cause the far end to go temporarily out of sync.
(iii) Under software control by setting control register bit TXSYNC (see Table 78 - T1 Framing Mode Control - R/
W Address Y00). The transmit multiframe counters will be synchronized to the framing pattern present in the
overhead bits multiplexed into channel 31 bit 0 of the incoming 2.048 Mb/s digital stream DSTi. Note that the
overhead bits extracted from the receive signal are multiplexed into outgoing DSTo channel 31 bit 0.
4.4.1
For D4 links, the frame structure contains an alternating 101010... pattern inserted into every second overhead
bit position. These bits are intended for determination of frame boundaries, and they are referred to as Ft bits.
A separate fixed pattern, repeating every superframe, is interleaved with the Ft bits. This fixed pattern
(001110), is used to delineate the 12 frame superframe. These bits are referred to as the Fs bits. In D4 frames
# 6 and #12, the LSB of each channel byte may be replaced with A bit (frame #6) and B bit (frame #12)
signaling information.
T1 D4 Multiframing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch(大數(shù)字開關(guān)) |
| MT90823 | 3V Large Digital Switch(3V 大數(shù)字開關(guān)) |
| MT90826 | Quad Digital Switch(四數(shù)字開關(guān)) |
| MT90840 | Distributed Hyperchannel Switch(分布式超級通道開關(guān)) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90710 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT90710AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT9072 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。