- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384760 > MT9071 (Mitel Networks Corporation) Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個獨立幀調(diào)節(jié)器）) PDF資料下載
參數(shù)資料
| 型號： | MT9071 |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個獨立幀調(diào)節(jié)器）) |
| 中文描述： | 四T1/E1/J1收發(fā)器（多端口的T1/E1/J1幀調(diào)節(jié)器（集成四個獨立幀調(diào)節(jié)器）） |
| 文件頁數(shù)： | 74/217頁 |
| 文件大小： | 686K |
| 代理商： | MT9071 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁當(dāng)前第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
MT9071
Preliminary Information
74
13.2 E1 Transparent Mode Operation
13.2.1
Transmit Timeslot 0 all Frames from DSTi to PCM30
Setting control register bit TXTRS (see Table 85 - E1 DL, CCS, CAS and Other Control - R/W Address Y03)
enables transparent mode operation which causes unframed data to be transmitted from DSTi channels 0 to 31
onto the PCM30 line. Unframed data received from the PCM30 line is piped out on DSTo channels 0 to 31. In
other words, timeslot 0 data on the transmit PCM30 link is sourced from the DSTi input. Table 27 - E1 Transmit/
Receive Timeslot 0 from/to ST-BUS DSTi/DSTo shows the detailed bit mapping of DSTi timeslot 0 to transmit
PCM30 timeslot 0.
13.2.2
Receive Timeslot 0 all Frames from PCM30 to DSTo
Timeslot 0 signal bits on the receive PCM30 link (bit positions one to eight of timeslot 0 of all frames) may be
sourced to either data registers, data buffers, to the ST-BUS DSTo stream, to a modified ST-BUS DSTo stream,
or to a mix of all; depending on the programming of control register bits detailed in Table 167 - E1 Per Timeslot
0 to 31 Control Registers - R/W Address Y90-YAF. If these register bits are disabled, then data to DSTo is
mapped unaltered from the receive PCM30 link as shown in Table 27 - E1 Transmit/Receive Timeslot 0 from/to
ST-BUS DSTi/DSTo.
14.0 Payload Data Operation
14.1 T1 DS1 Payload Data
The T1 DS1 payload usually consists of channels 1 to 24, refer to Section 4.1 T1 Interface Overview.
14.1.1
T1 DS1 & ST-BUS DSTi/DSTo Timeslot Relationship
When mapping to the DS1 payload, only the first 24 time slots of an ST-BUS are used. See Table 28 - T1 DS1
& ST-BUS DSTi/DSTo Timeslot Relationship. Note that ST-BUS timeslot 31 may be used for the framing bit (S-
bit). All unused ST-BUS DSTo timeslots are high impedance.
ST-BUS DSTi/DSTo
PCM30 Transmit/Receive
Frame
Timeslot
Data Bits (B7-B0)
Timeslot
Frame
Data Bits (B1-B8)
All
n
P8, P7, P6, P5, P4, P3, P2, P1 0
All
P1, P2, P3, P4, P5, P6, P7, P8
Note 1. For 2.048Mb/s operation, n=0.
Note 2. For 8.192Mb/s operation, n =0,1,2,3 where n corresponds to the tranceiver number (i.e. n=0=tranceiver 0... n=3= tranceiver
3).
Table 27 - E1 Transmit/Receive Timeslot 0 from/to ST-BUS DSTi/DSTo
DS1 Timeslot or Channel
T
R
A
N
C
E
I
V
E
R
0-3 1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24
S-bit
ST-BUS 2.048Mb/s DSTi/DSTo Timeslot
0-3 0
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24
25
26
27
28
29
30
31
ST-BUS 8.192Mb/s DSTi/DSTo Timeslot
0
0
4
8 12 16 20 24 28 32 36 40 44 48 52 56 60 64 68 72 76 80 84 88 92 96 100 104 108 112 116 120 124
1
1
5
9 13 17 21 25 29 33 37 41 45 49 53 57 61 65 69 73 77 81 85 89 93 97 101 105 109 113 117 121 125
2
2
6 10 14 18 22 26 30 34 38 42 46 50 54 58 62 66 70 74 78 82 86 90 94 98 102 106 110 114 118 122 126
3
3
7 11 15 19 23 27 31 35 39 43 47 51 55 59 63 67 68 75 79 83 87 91 95 99 103 107 111 115 119 123 127
Table 28 - T1 DS1 & ST-BUS DSTi/DSTo Timeslot Relationship
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch(大數(shù)字開關(guān)) |
| MT90823 | 3V Large Digital Switch(3V 大數(shù)字開關(guān)) |
| MT90826 | Quad Digital Switch(四數(shù)字開關(guān)) |
| MT90840 | Distributed Hyperchannel Switch(分布式超級通道開關(guān)) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90710 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT90710AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT9072 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。