- 您現(xiàn)在的位置：買賣IC網 > PDF目錄384760 > MT9071 (Mitel Networks Corporation) Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調節(jié)器（集成四個獨立幀調節(jié)器）) PDF資料下載
參數(shù)資料
| 型號： | MT9071 |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調節(jié)器（集成四個獨立幀調節(jié)器）) |
| 中文描述： | 四T1/E1/J1收發(fā)器（多端口的T1/E1/J1幀調節(jié)器（集成四個獨立幀調節(jié)器）） |
| 文件頁數(shù)： | 185/217頁 |
| 文件大?。?/td> | 686K |
| 代理商： | MT9071 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁當前第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
Preliminary Information
MT9071
185
Bit
Name
Functional Description
15
14
13
12
11
10
9
8
ADR26
ADR25
ADR24
ADR23
ADR22
ADR21
ADR20
A2EN
HDLC Second Address 6-0 Comparison.
A seven bit address used for comparison with the
second byte of the HDLC received address. Control bits A2EN of this register and control bit
ADREC of the T1 & E1 HDLC Control 0 - R/W Address YF2 must be both set high for this
address to take effect. ADR26 is the MSB.
HDLC Second Address Comparison Enable.
When high, the above HDLC Second Receive
Address is used in the comparison of the HDLC received second address byte. Control bit
ADREC of the T1 & E1 HDLC Control 0 - R/W Address YF2 must also be set high for this
address to take effect. For a 13 or 14 bit all call address (hex 1FFF or 3FF) to take effect, both
A1EN and A2EN must be set.
HDLC First Address 6-0 Comparison.
A seven bit address used for comparison with the first
byte of the HDLC received address. Control bits A1EN of this register and control bit ADREC of
the T1 & E1 HDLC Control 0 - R/W Address YF2 must be both set high for this address to take
effect. Six bit address recognition is used when ADR10 is disabled by clearing control bit
SEVEN of the above register. ADR16 is the MSB.
7
6
5
4
3
2
1
0
ADR16
ADR15
ADR14
ADR13
ADR12
ADR11
ADR10
A1EN
HDLC First Address Comparison Enable.
When high, the above HDLC First Receive Address
is used in the comparison of the HDLC received first address byte. Control bit ADREC of the T1
& E1 HDLC Control 0 - R/W Address YF2 must also be set high for this address to take effect.
For a 6 or 7 bit all call address (hex 3F or 7F) to take effect, only A1EN must be set.
Table 181 - T1 & E1 HDLC Address Recognition Control - R/W Address YF4
Bit
Name
Functional Description
15-8 (#### ####) Not Used
7
6
5
4
3
2
1
0
TXF0
TXF7
TXF6
TXF5
TXF4
TXF3
TXF2
TXF1
HDLC Transmit FIFO Data.
This byte is tagged with the two status bits EOP and FA from T1
& E1 HDLC Control 1 - R/W Address YF3, and the resulting 10 bit word is sent to the Transmit
FIFO. The Transmit FIFO status is not changed immediately when a transmitter read or
processor write occurs. It is updated after the data has settled and the transfer to the last
available position has finished.
Table 182 - T1 & E1 HDLC Transmit FIFO Data - R/W Address YF5
Bit
Name
Functional Description
15-8 (#### ####) Not Used
7
6
5
4
3
2
1
0
TPS0
TPS7
TPS6
TPS5
TPS4
TPS3
TPS2
TPS1
Transmit Packet Size.
An eight bit register which must be loaded with the length of the packet
about to be transmitted through the Transmit FIFO (T1 & E1 HDLC Transmit FIFO Data - R/W
Address YF5). This value is also the start value for the counter detailed in Table 127 - T1 & E1
HDLC Test and Transmit Byte Status - R/W Address Y1C.
Table 183 - T1 & E1 HDLC Transmit Packet Size - R/W Address YF6
相關PDF資料 |
PDF描述 |
|---|---|
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch(大數(shù)字開關) |
| MT90823 | 3V Large Digital Switch(3V 大數(shù)字開關) |
| MT90826 | Quad Digital Switch(四數(shù)字開關) |
| MT90840 | Distributed Hyperchannel Switch(分布式超級通道開關) |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MT90710 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT90710AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT9072 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復。