- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384760 > MT9071 (Mitel Networks Corporation) Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個(gè)獨(dú)立幀調(diào)節(jié)器）) PDF資料下載
參數(shù)資料
| 型號： | MT9071 |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個(gè)獨(dú)立幀調(diào)節(jié)器）) |
| 中文描述： | 四T1/E1/J1收發(fā)器（多端口的T1/E1/J1幀調(diào)節(jié)器（集成四個(gè)獨(dú)立幀調(diào)節(jié)器）） |
| 文件頁數(shù)： | 29/217頁 |
| 文件大小： | 686K |
| 代理商： | MT9071 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當(dāng)前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
Preliminary Information
MT9071
29
3.1.1
Bus Synchronization Mode
Bus Synchronization is typically used when a slave clock source, synchronized to the backplane bus is
required.
In Bus Synchronization Mode, the MT9071 uses an internal PLL to provide jitter free timing which is
synchronized to the clock or frame pulse signals which are externally applied to the CKb and FPb pins. Only
the transmit clock uses the internal jitter free timing. Consequently, when in E1 Mode, the jitter attenuator
should be enabled to ensure the data sent to the transmitter is in sync with the jitter free transmit clock. The
accuracy of the transmit timing is equal to the accuracy of the clock at the CKb/FPb pin.
For circuit details, refer to Figure 4 - T1 & E1 Bus Sync Mode.
Figure 1 -
Figure 2 -
Figure 3 -
Timing Mode
Register and Bits
Source for MT9071 Timing
Enable Jitter
Attenuator For:
T1 & E1 Global
Timing Control - R/W
Address 905
MS2 MS1 BUSM
ESYNI
Bus Sync
000X
CKb pin or FPb pin (these are in input mode CKi, FPi) E1 Always & T1/
E1 RLBK
T1/E1 RLBK Only
T1/E1 RLBK Only
Free-Run
Line Sync
101X
001X
OSCi input pin
One of 4 receive clock signals at the RXCK[n] pins
(extracted from RTIP[n] and RRNG[n])
ESYN pin
This mode is only applicable during Line Sync Mode
or External Sync Mode after the source timing is
corrupted. Timing is based on a combination of the
OSCi input pin and either one of the receive line
signals at the RTIP[n] and RRNG[n] pins or the ESYN
pin
This mode is only applicable following Line Sync Mode
or External Sync Mode. Timing is based on a
combination of the OSCi input pin and either one of
the receive line signals at the RTIP[n] and RRNG[n]
pins or the ESYN pin
External Sync
Auto-Holdover
0010
001X
T1/E1 RLBK Only
T1/E1 RLBK Only
Holdover
011X
T1/E1 RLBK Only
Notes:
1. The transmit jitter is always attenuated by the timing signal from the internal PLL, consequently, the timing mode does not affect
the intrinsic transmit jitter.
2. The backplane jitter (i.e. CSTo and DSTo) is attenuated for all modes except Bus Sync Mode where the jitter from the CKb and FPb
pins is passed to the backplane circuitry unfiltered.
3. When in E1 mode and Bus Sync Mode, the jitter attenuator must be enabled. This guarantees that the jitter free transmit clock is in
phase with the transmit data which may be jittered.
Table 1 - E1 and T1 Timing Modes Summary
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch(大數(shù)字開關(guān)) |
| MT90823 | 3V Large Digital Switch(3V 大數(shù)字開關(guān)) |
| MT90826 | Quad Digital Switch(四數(shù)字開關(guān)) |
| MT90840 | Distributed Hyperchannel Switch(分布式超級通道開關(guān)) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90710 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT90710AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT9072 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。