- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98071 > S82451KX (INTEL CORP) SPECIALTY MICROPROCESSOR CIRCUIT, PQFP144 PDF資料下載
參數(shù)資料
| 型號(hào)： | S82451KX |
| 廠商： | INTEL CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | SPECIALTY MICROPROCESSOR CIRCUIT, PQFP144 |
| 封裝： | QFP-144 |
| 文件頁數(shù)： | 25/180頁 |
| 文件大?。?/td> | 1094K |
| 代理商： | S82451KX |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當(dāng)前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
112
PRELIMINARY
82453KX/GX, 82452KX/GX, 82451KX/GX (MC)
A
2.3.14 SBCERRADD—SINGLE BIT CORRECTABLE ERROR ADDRESS REGISTER
Address Offset:
74–77h
Default:
0000h
Attribute:
Read Only
This register provides the effective address of the memory access that caused a single bit correctable error on
the memory side. The value in this register is only valid if the SBC correctable error bit is set in the MERRSTS
Register (C2–C3h).
Bits
Description
15:7
Reserved.
6:0
DRAM Row Upper Address Limit (in units of 4 Mbytes). This 7-bit field determines the upper
address limit of a particular row (i.e., DRL minus previous DRL = row size). Note that the allowed
minimum and maximum values for row size depend on the memory configuration (non-interleaved
row size = 4 Mbytes minimum and 128 Mbytes maximum; 2-way interleaved row size = 8 Mbytes
minimum and 256 Mbytes maximum).
Example:
Row 0 has 16 Mbytes, row 1 is unpopulated, and row 2 has 32 Mbytes. The DRL Registers would
be programmed as follows:
DRL0 = 04h
DRL1 = 04h
DRL[2:7]= 0Ch (each register)
Bits
Description
15:11
Reserved.
10:0
DRAM Row Upper Address Limit (in units of 4 Mbytes). This 11-bit field determines the upper
address limit of a particular row (i.e., DRL minus previous DRL = row size). Note that the allowed
minimum and maximum values for row size depend on the memory configuration (non-interleaved
row size = 4 Mbytes minimum and 128 Mbytes maximum; 2-way interleaved row size = 8 Mbytes
minimum and 256 Mbytes maximum; 4-way interleaved = 16 Mbytes minimum and 512 Mbytes
maximum).
Example:
In a 4-way interleaved configuration with all rows containing 512 Mbytes, the DRL Registers would
be programmed as follows:
DRL0 = 80h
DRL4 = 280h
DRL1 = 100h
DRL5 = 300h
DRL2 = 180h
DRL6 = 380h
DRL3 = 200h
DRL7 = 400h
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S83296SA | 16-BIT, MROM, 40 MHz, MICROCONTROLLER, PQFP100 |
| SB83296SA | 16-BIT, MROM, 40 MHz, MICROCONTROLLER, PQFP100 |
| S83C196MH | 16-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP80 |
| S83C51FB-BB44 | 8-BIT, MROM, 24 MHz, MICROCONTROLLER, PQFP44 |
| S83C51FC-5B44 | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP44 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S82452KX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Data Path Controller |
| S82453KX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| S82454KX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PCI Bus Interface/Controller |
| S8248P12NF | 功能描述:ANTENNA 824-896MHZ 8DBI N FML RoHS:是 類別:RF/IF 和 RFID >> RF 天線 系列:* 標(biāo)準(zhǔn)包裝:1 系列:* |
| S82510 DIE | 制造商:Intel 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。