- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98071 > S82451KX (INTEL CORP) SPECIALTY MICROPROCESSOR CIRCUIT, PQFP144 PDF資料下載
參數(shù)資料
| 型號： | S82451KX |
| 廠商： | INTEL CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | SPECIALTY MICROPROCESSOR CIRCUIT, PQFP144 |
| 封裝： | QFP-144 |
| 文件頁數(shù)： | 23/180頁 |
| 文件大?。?/td> | 1094K |
| 代理商： | S82451KX |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
PRELIMINARY
111
A
82453KX/GX, 82452KX/GX, 82451KX/GX (MC)
2.3.13 DRL—DRAM ROW LIMIT (0 TO 7)
Address Offset:
60–6Fh
Default:
0001h
Attribute:
Read/Write
The 450KX MC supports 4 rows of DRAM. DRL[0:3] define the upper and lower addresses for each DRAM row.
The addresses are relative to the memory space of the MC and do not include any programmed memory gaps.
The contents of these 16-bit registers represent the boundary addresses in 4 Mbyte granularity. Rows with no
memory are programmed with the upper limit of the previous row. The default after reset reflects the
requirement that the first row be populated.
Note that for the 450KX, DRL[4:7] must be programmed with the value programmed in DRL3.
DRL0 = Total memory in row 0 (in 4 MB)
DRL1 = Total memory in row 0 + row 1 (in 4 MB)
DRL2 = Total memory in row 0 + row 1 + row 2 (in 4 MB)
DRL3 = Total memory in row 0 + row 1 + row 2 + row 3 (in 4 MB)
PAM
Attribute Bits
Memory Segment
Comments
Offset
Register
7,3
6,2
5,1
4,0
PAM0[7:4]
Reserved
WE
RE
0F0000–0FFFFFh
BIOS
59h
PAM0[3:0]
Reserved
WE
RE
080000–09FFFFh
512–640 KB
59h
PAM1[7:4]
Reserved
WE
RE
0C4000–0C7FFFh
ISA Expansion
5Ah
PAM1[3:0]
Reserved
WE
RE
0C0000–0C3FFFh
ISA Expansion
5Ah
PAM2[7:4]
Reserved
WE
RE
ISA Expansion
5Bh
PAM2[3:0]
Reserved
WE
RE
0C8000–0CBFFFh
ISA Expansion
5Bh
PAM3[7:4]
Reserved
WE
RE
0D4000–0D7FFFh
ISA Expansion
5Ch
PAM3[3:0]
Reserved
WE
RE
0D0000–0D3FFFh
ISA Expansion
5Ch
PAM4[7:4]
Reserved
WE
RE
0DC000–0DFFFFh
ISA Expansion
5Dh
PAM4[3:0]
Reserved
WE
RE
0D8000–0DBFFFh
ISA Expansion
5Dh
PAM5[7:4]
Reserved
WE
RE
0E4000–0E7FFFh
BIOS Extension
5Eh
PAM5[3:0]
Reserved
WE
RE
0E0000–0E3FFFh
BIOS Extension
5Eh
PAM6[7:4]
Reserved
WE
RE
0EC000–EFFFFh
BIOS Extension
5Fh
PAM6[3:0]
Reserved
WE
RE
0E8000–0EBFFFH
BIOS Extension
5Fh
The 450GX supports 8 rows of DRAM. DRL[0:7] define the upper and lower addresses for each DRAM row.
DRL4 = Total memory in row 0 + row 1 + row 2 + row 3 +row 4 (in 4 MB)
DRL5 = Total memory in row 0 + row 1 + row 2 + row 3 +row 4 +row 5 (in 4 MB)
DRL6 = Total memory in row 0 + row 1 + row 2 + row 3 +row 4 +row 5 + row 6 (in 4 MB)
DRL7 = Total memory in row 0 + row 1 + row 2 + row 3 +row 4 +row 5 + row 6 +row 7 (in 4 MB)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S83296SA | 16-BIT, MROM, 40 MHz, MICROCONTROLLER, PQFP100 |
| SB83296SA | 16-BIT, MROM, 40 MHz, MICROCONTROLLER, PQFP100 |
| S83C196MH | 16-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP80 |
| S83C51FB-BB44 | 8-BIT, MROM, 24 MHz, MICROCONTROLLER, PQFP44 |
| S83C51FC-5B44 | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP44 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S82452KX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Data Path Controller |
| S82453KX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| S82454KX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PCI Bus Interface/Controller |
| S8248P12NF | 功能描述:ANTENNA 824-896MHZ 8DBI N FML RoHS:是 類別:RF/IF 和 RFID >> RF 天線 系列:* 標準包裝:1 系列:* |
| S82510 DIE | 制造商:Intel 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。