- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98071 > S82451KX (INTEL CORP) SPECIALTY MICROPROCESSOR CIRCUIT, PQFP144 PDF資料下載
參數(shù)資料
| 型號(hào)： | S82451KX |
| 廠商： | INTEL CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | SPECIALTY MICROPROCESSOR CIRCUIT, PQFP144 |
| 封裝： | QFP-144 |
| 文件頁數(shù)： | 119/180頁 |
| 文件大小： | 1094K |
| 代理商： | S82451KX |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁當(dāng)前第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
PRELIMINARY
35
A
82454KX/GX (PB)
2.4.4
PCISTS—PCI STATUS REGISTER
Address Offset:
06–07h
Default:
0240h
Attribute:
Read Only and Read/Write Clear
The PCISTS Register reports the occurrence of a PCI master abort/PCI target abort, system error, and parity
errors. This register also indicates the DEVSEL# timing that has been set by the PB hardware. Software sets
the bits labeled R/WC to 0 by writing a 1 to them.
2
Bus Master Enable—RO. The PB does not support disabling its bus master capability. This bit is
hardwired to 1.
1
Memory Space Enable. 1=Enable PCI memory accesses to the host bus. 0=Disable.
0
I/O Space Enable. 1=Enable PCI I/O accesses to the host bus. 0=Disable.
Bits
Description
15
Parity Error Detected—R/WC. 1=PB detected a PCI address or data parity error. The PB checks all
address cycles, regardless of the intended target, for address parity errors. When the PB is involved
in a PCI transaction (as either master or target), it checks all data cycles for data parity errors. The
Parity Error Detected bit is set independent of whether parity error reporting (bit 6 in the PCICMD
Register) is enabled.
14
Signaled System Error—R/WC. 1=PB asserted the SERR# signal.
13
Received Master Abort—R/WC. 1=PB is PCI bus master and terminates its transaction (other than
Special Cycle commands) with a master-abort.
12
Received Target Abort—R/WC. 1=PB as a PCI bus master received a target abort.
11
Signaled Target Abort—R/WC. 1=PB issued a target abort. This only happens for invalid byte
enables during an I/O access or a Hard Failure from a host bus agent.
10:9
DEVSEL# Assertion—RO. Bits[10:9]=01 (indicates medium timing when the PB responds as a
target).
8
Data Parity Error Reported—R/WC. This bit is set to 1 when all of the following conditions are met:
1.) The PB asserted PERR# or sampled PERR# asserted. 2.) The PB was the bus master for the
transaction in which the error occurred. 3.) The Parity Error Response bit is set to 1 in the PCICMD
Register.
7
Fast Back-to-Back Capable—RO. This bit is hardwired to 0 to indicate that the PB is not capable of
accepting fast back-to-back transactions that are not to the same agent.
6:0
Reserved.
Bits
Description
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S83296SA | 16-BIT, MROM, 40 MHz, MICROCONTROLLER, PQFP100 |
| SB83296SA | 16-BIT, MROM, 40 MHz, MICROCONTROLLER, PQFP100 |
| S83C196MH | 16-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP80 |
| S83C51FB-BB44 | 8-BIT, MROM, 24 MHz, MICROCONTROLLER, PQFP44 |
| S83C51FC-5B44 | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP44 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S82452KX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Data Path Controller |
| S82453KX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| S82454KX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PCI Bus Interface/Controller |
| S8248P12NF | 功能描述:ANTENNA 824-896MHZ 8DBI N FML RoHS:是 類別:RF/IF 和 RFID >> RF 天線 系列:* 標(biāo)準(zhǔn)包裝:1 系列:* |
| S82510 DIE | 制造商:Intel 功能描述: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。