參數(shù)資料
型號: S82451KX
廠商: INTEL CORP
元件分類: 微控制器/微處理器
英文描述: SPECIALTY MICROPROCESSOR CIRCUIT, PQFP144
封裝: QFP-144
文件頁數(shù): 103/180頁
文件大?。?/td> 1094K
代理商: S82451KX
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁當前第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
PRELIMINARY
21
A
82454KX/GX (PB)
Table 2. PCI Interface Signals
Signal
Type
Description
AD[31:0]
I/O,
PCI
PCI ADDRESS/DATA. Addresses and data are multiplexed on this bus. The
physical byte address is output during the address phase and the data follows in
the subsequent data phase(s).
C/BE[3:0]#
I/O,
PCI
BUS COMMAND AND BYTE ENABLES. C/BE[3:0]# contains commands during
the address phase and byte enables during the data phase.
DEVSEL#
I/O,
PCI
DEVICE SELECT. DEVSEL# is driven by the device that has decoded its address
as the target of the current access.
FLSHBF#
I,
CMOS
FLUSH BUFFERS. This sideband signal is typically generated by a standard PCI
bus bridge (e.g., ISA or EISA bridge) to command the PB to flush all write post
buffers pointed toward the PCI bus and disable further posting. Once all buffers are
flushed, the PB asserts MEMACK# until FLSHBF# is negated.
FLSHBF# MEMREQ#
Function
0
No Action.
01
Reserved.
1
0
APIC Flush. Flush buffers pointing toward PCI.
1
Guaranteed Access Time (GAT) mode. Guarantee PCI
bus immediate access to the CPU bus. Flush all buffers,
request queues, empty in-order queue, and retain host
bus ownership.
FRAME#
I/O,
PCI
PCI FRAME. FRAME# is driven by a master to indicate the beginning and end of a
transaction.
IRDY#
I/O,
PCI
PCI INITIATOR READY. IRDY# is asserted by the master to indicate that it is able
to complete the current data transfer.
MEMACK#
O,
CMOS
MEMORY ACKNOWLEDGE. MEMACK# is generated in response to FLSHBF# or
MEMREQ# generated by a standard bus bridge.
MEMREQ#
I,
CMOS
MEMORY REQUEST. This sideband signal is typically generated by a standard
bridge (e.g., ISA or EISA bridge) to guarantee access latency from standard bus
masters to main memory (see FLSHBF# description). Once all buffers have been
flushed, the PB asserts MEMACK# continuously until MEMREQ# is negated.
PAR
I/O,
PCI
PCI PARITY. PAR is driven to even parity across AD[31:0] and C/BE[3:0]# by the
master during address and write data phases. The target drives PAR during read
data phases.
PERR#
I/O,
PCI
PCI PARITY ERROR. PERR# is pulsed by an agent receiving data with bad parity
one clock after PAR is asserted.
PGNT#
I,
CMOS
PCI GRANT. PGNT# indicates to the PB that it has been granted the PCI bus.
PLOCK#
I/O,
PCI
PCI LOCK. PLock# is asserted by an agent requiring exclusive access to a target.
相關PDF資料
PDF描述
S83296SA 16-BIT, MROM, 40 MHz, MICROCONTROLLER, PQFP100
SB83296SA 16-BIT, MROM, 40 MHz, MICROCONTROLLER, PQFP100
S83C196MH 16-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP80
S83C51FB-BB44 8-BIT, MROM, 24 MHz, MICROCONTROLLER, PQFP44
S83C51FC-5B44 8-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP44
相關代理商/技術參數(shù)
參數(shù)描述
S82452KX 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Data Path Controller
S82453KX 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller
S82454KX 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PCI Bus Interface/Controller
S8248P12NF 功能描述:ANTENNA 824-896MHZ 8DBI N FML RoHS:是 類別:RF/IF 和 RFID >> RF 天線 系列:* 標準包裝:1 系列:*
S82510 DIE 制造商:Intel 功能描述: