- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376463 > XRT86SH328 (Exar Corporation) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號(hào)： | XRT86SH328 |
| 廠商： | Exar Corporation |
| 元件分類： | 通信及網(wǎng)絡(luò) |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件頁數(shù)： | 8/339頁 |
| 文件大小： | 1996K |
| 代理商： | XRT86SH328 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當(dāng)前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁
XRT86SH328
PRELIMINARY
V
28-CHANNEL DS1/E1 FRAMER/LIU WITH DS3 MUX & VT-MAPPER - SONET APPLICATIONS
REV. P1.0.6
F
IGURE
9. I
LLUSTRATION
OF
THE
F
UNCTIONAL
B
LOCK
D
IAGRAM
OF
THE
XRT86SH328
WITH
THE
VT-M
APPER
SONET/SDH L
OOP
-
BACK
PATH
DEPICTED
........................................................................................................................................................... 161
T
ABLE
217: G
LOBAL
C
ONTROL
- VT-M
APPER
B
LOCK
- T
EST
P
ATTERN
C
ONTROL
R
EGISTER
- B
YTE
1 (A
DDRESS
= 0
X
0C0E) ......... 161
T
ABLE
218: G
LOBAL
VT-M
APPER
B
LOCK
- T
EST
P
ATTERN
C
ONTROL
R
EGISTER
- B
YTE
0 (A
DDRESS
= 0
X
0C0F) ........................... 162
T
ABLE
219: G
LOBAL
C
ONTROL
- VT-M
APPER
B
LOCK
- T
EST
P
ATTERN
D
ROP
R
EGISTER
- B
YTE
1 (A
DDRESS
= 0
X
0C12) ............... 163
T
ABLE
220: G
LOBAL
C
ONTROL
- VT-M
APPER
B
LOCK
- T
EST
P
ATTERN
D
ROP
R
EGISTER
- B
YTE
0 (A
DDRESS
= 0
X
0C13) ............... 165
T
ABLE
221: G
LOBAL
C
ONTROL
- VT-M
APPER
- T
EST
P
ATTERN
D
ETECTOR
E
RROR
C
OUNT
R
EGISTER
- U
PPER
B
YTE
(A
DDRESS
= 0
X
0C16)
166
T
ABLE
222: G
LOBAL
C
ONTROL
- VT-M
APPER
- T
EST
P
ATTERN
D
ETECTOR
E
RROR
C
OUNT
R
EGISTER
- L
OWER
B
YTE
(A
DDRESS
= 0
X
0C17)
167
T
ABLE
223: G
LOBAL
C
ONTROL
- VT-M
APPER
- T
RANSMIT
T
RIBUTARY
S
IZE
S
ELECT
R
EGISTER
(A
DDRESS
= 0
X
0C1A) ................... 167
T
ABLE
224: G
LOBAL
C
ONTROL
- VT-M
APPER
- T
RANSMIT
T
RIBUTARY
S
IZE
S
ELECT
R
EGISTER
(A
DDRESS
= 0
X
0C1B) ................... 168
T
ABLE
225: G
LOBAL
C
ONTROL
- VT-M
APPER
- R
ECEIVE
T
RIBUTARY
S
IZE
S
ELECT
R
EGISTER
(A
DDRESS
= 0
X
0C1E) ..................... 170
T
ABLE
226: G
LOBAL
C
ONTROL
- VT-M
APPER
- R
ECEIVE
T
RIBUTARY
S
IZE
S
ELECT
R
EGISTER
(A
DDRESS
= 0
X
0C1F) ..................... 171
2.10 DS3 MAPPER CONTROL REGISTERS........................................................................................................ 172
T
ABLE
227: DS3 M
APPER
B
LOCK
- C
ONTROL
R
EGISTER
- B
YTE
1 (A
DDRESS
L
OCATION
= 0
X
0D02) .............................................. 172
T
ABLE
228: DS3 M
APPER
B
LOCK
- C
ONTROL
R
EGISTER
- B
YTE
0 (A
DDRESS
L
OCATION
= 0
X
0D03) .............................................. 173
T
ABLE
229: DS3 M
APPER
B
LOCK
- R
ECEIVE
S
TATUS
R
EGISTER
- B
YTE
1 (A
DDRESS
L
OCATION
= 0
X
0D06) .................................. 173
T
ABLE
230: DS3 M
APPER
B
LOCK
- R
ECEIVE
S
TATUS
R
EGISTER
- B
YTE
0 (A
DDRESS
L
OCATION
= 0
X
0D07) .................................. 174
T
ABLE
231: DS3 M
APPER
B
LOCK
- R
ECEIVE
M
APPER
I
NTERRUPT
S
TATUS
R
EGISTER
- B
YTE
0 (A
DDRESS
= 0
X
0D0B) ................... 175
T
ABLE
232: DS3 M
APPER
B
LOCK
- R
ECEIVE
M
APPER
I
NTERRUPT
E
NABLE
R
EGISTER
- B
YTE
0 (A
DDRESS
= 0
X
0D0E) ................... 176
T
ABLE
233: DS3 M
APPER
B
LOCK
- P
OINTER
J
USTIFICATION
S
TATUS
R
EGISTER
- B
YTE
2 (A
DDRESS
= 0
X
0D21) ........................... 176
T
ABLE
234: DS3 M
APPER
B
LOCK
- P
OINTER
J
USTIFICATION
S
TATUS
R
EGISTER
- B
YTE
1 (A
DDRESS
= 0
X
0D22) ........................... 177
T
ABLE
235: DS3 M
APPER
B
LOCK
- P
OINTER
J
USTIFICATION
S
TATUS
R
EGISTER
- B
YTE
0 (A
DDRESS
= 0
X
0D23) ........................... 177
T
ABLE
236: DS3 M
APPER
B
LOCK
- P
OINTER
J
USTIFICATION
J
ITTER
C
ONTROL
R
EGISTER
- B
YTE
1 (A
DDRESS
= 0
X
0D26) .............. 177
T
ABLE
237: DS3 M
APPER
B
LOCK
- P
OINTER
J
USTIFICATION
J
ITTER
C
ONTROL
R
EGISTER
- B
YTE
0 (A
DDRESS
= 0
X
0D27) .............. 177
2.11 DS3 FRAMER AND M13 MUX BLOCK REGISTERS................................................................................... 177
F
IGURE
10. I
LLUSTRATION
OF
THE
F
UNCTIONAL
B
LOCK
D
IAGRAM
OF
THE
XRT86SH328,
WITH
THE
F
UNCTIONAL
B
LOCKS
(
WHICH
ARE
CON
-
TROLLED
/
MONITORED
VIA
THE
DS3 F
RAMER
AND
M13 MUX B
LOCK
REGISTERS
)
HIGHLIGHTED
...................................... 178
T
ABLE
238: DS3 F
RAMER
B
LOCK
O
PERATING
M
ODE
R
EGISTER
(A
DDRESS
= 0
X
0E00) ................................................................. 178
T
ABLE
239: DS3 F
RAMER
B
LOCK
- I/O C
ONTROL
R
EGISTER
(A
DDRESS
= 0
X
0E01) ...................................................................... 179
T
ABLE
240: DS3 F
RAMER
B
LOCK
- B
LOCK
I
NTERRUPT
E
NABLE
R
EGISTER
(A
DDRESS
= 0
X
0E04) .................................................. 180
T
ABLE
241: DS3 F
RAMER
B
LOCK
- B
LOCK
I
NTERRUPT
S
TATUS
R
EGISTER
(A
DDRESS
= 0
X
0E05) .................................................. 181
T
ABLE
242: DS3 F
RAMER
B
LOCK
- M23 C
ONFIGURATION
R
EGISTER
(A
DDRESS
= 0
X
0E07) .......................................................... 182
F
IGURE
11. A
N
I
LLUSTRATION
OF
THE
F
UNCTIONAL
B
LOCK
D
IAGRAM
OF
THE
XRT86SH328,
WHENEVER
IT
HAS
BEEN
CONFIGURED
TO
OP
-
ERATE
IN
THE
M13 L
OCAL
L
OOP
-
BACK
M
ODE
.............................................................................................................. 183
T
ABLE
243: DS3 F
RAMER
B
LOCK
- M23 T
RANSMIT
DS2 AIS C
OMMAND
R
EGISTER
(A
DDRESS
= 0
X
0E08) .................................... 184
F
IGURE
12. A
N
ILLUSTRATION
OF
THE
XRT86SH328,
WHENEVER
THE
M12 MUX
HAS
BEEN
CONFIGURED
TO
TRANSMIT
THE
DS2 AIS
INDI
-
CATOR
TOWARDS
BOTH
THE
M23 MUX
AND
THE
T
RANSMIT
DS3 F
RAMER
BLOCK
.......................................................... 184
T
ABLE
244: DS3 F
RAMER
B
LOCK
- M23 - DS2 L
OOP
-
BACK
R
EQUEST
R
EGISTER
(A
DDRESS
= 0
X
0E09) ........................................ 185
T
ABLE
245: DS3 F
RAMER
B
LOCK
- M23 L
OOP
-
BACK
A
CTIVATION
R
EGISTER
(A
DDRESS
= 0
X
0E0A) .............................................. 186
F
IGURE
13. A
N
I
LLUSTRATION
OF
THE
F
UNCTIONAL
B
LOCK
D
IAGRAM
OF
THE
XRT86SH328,
WHENEVER
A
GIVEN
DS2 C
HANNEL
HAS
BEEN
CONFIGURED
TO
OPERATE
IN
THE
R
EMOTE
DS2 L
OOP
-
BACK
M
ODE
.............................................................................. 186
T
ABLE
246: DS3 F
RAMER
B
LOCK
- M23 MUX F
ORCE
R
ECEIVE
DS2 AIS C
OMMAND
R
EGISTERS
(A
DDRESS
= 0
X
0E0B) ............... 187
F
IGURE
14. A
N
I
LLUSTRATION
OF
THE
F
UNCTIONAL
B
LOCK
D
IAGRAM
OF
THE
XRT86SH328,
WHENEVER
THE
M23 D
E
-MUX
HAS
BEEN
CON
-
FIGURED
TO
TRANSMIT
THE
DS2 AIS
INDICATOR
IN
THE
E
GRESS
D
IRECTION
OF
DS2 C
HANNEL
0.................................. 188
T
ABLE
247: DS3 F
RAMER
AND
M13 MUX B
LOCK
- DS3 T
EST
R
EGISTER
(A
DDRESS
= 0
X
0E0C) .................................................. 189
T
ABLE
248: DS3 F
RAMER
AND
M13 MUX B
LOCK
- DS3 T
EST
R
EGISTER
# 2 (A
DDRESS
= 0
X
0E0E) ............................................. 189
T
ABLE
249: DS3 F
RAMER
B
LOCK
- R
ECEIVE
DS3 C
ONFIGURATION
& S
TATUS
R
EGISTER
(A
DDRESS
= 0
X
0E10) ............................ 190
T
ABLE
250: DS3 F
RAMER
B
LOCK
- R
ECEIVE
DS3 S
TATUS
R
EGISTER
(A
DDRESS
= 0
X
0E11) ......................................................... 191
T
ABLE
251: DS3 F
RAMER
B
LOCK
- R
ECEIVE
DS3 I
NTERRUPT
E
NABLE
R
EGISTER
(A
DDRESS
= 0
X
0E12) ....................................... 192
T
ABLE
252: DS3 F
RAMER
B
LOCK
- R
ECEIVE
DS3 I
NTERRUPT
S
TATUS
........................................ R
EGISTER
(A
DDRESS
= 0
X
0E13) 194
T
ABLE
253: DS3 F
RAMER
B
LOCK
- R
ECEIVE
DS3 S
YNC
D
ETECT
R
EGISTER
(A
DDRESS
= 0
X
0E14) ............................................... 195
T
ABLE
254: DS3 F
RAMER
B
LOCK
- R
ECEIVE
DS3 FEAC R
EGISTER
(A
DDRESS
= 0
X
0E16) .......................................................... 195
T
ABLE
255: DS3 F
RAMER
B
LOCK
- R
ECEIVE
DS3 FEAC I
NTERRUPT
E
NABLE
/S
TATUS
R
EGISTER
(A
DDRESS
= 0
X
0E17) ............... 196
T
ABLE
256: DS3 F
RAMER
B
LOCK
- R
ECEIVE
LAPD C
ONTROL
R
EGISTER
(A
DDRESS
= 0
X
0E18) .................................................... 197
T
ABLE
257: DS3 F
RAMER
B
LOCK
- R
ECEIVE
DS3 LAPD S
TATUS
R
EGISTER
(A
DDRESS
= 0
X
0E19) .............................................. 198
T
ABLE
258: DS3 F
RAMER
B
LOCK
- M12 C
ONFIGURATION
R
EGISTER
- DS2 C
HANNEL
# 1 (A
DDRESS
= 0
X
0E1A) .......................... 199
T
ABLE
259: DS3 F
RAMER
B
LOCK
- M12 C
ONFIGURATION
R
EGISTER
- DS2 C
HANNEL
# 2 (A
DDRESS
= 0
X
0E1B) .......................... 200
T
ABLE
260: DS3 F
RAMER
B
LOCK
- M12 C
ONFIGURATION
R
EGISTER
- DS2 C
HANNEL
# 3 (A
DDRESS
= 0
X
0E1C) ......................... 200
T
ABLE
261: DS3 F
RAMER
B
LOCK
- M12 C
ONFIGURATION
R
EGISTER
- DS2 C
HANNEL
# 4 (A
DDRESS
= 0
X
0E1D) .......................... 200
T
ABLE
262: DS3 F
RAMER
B
LOCK
- M12 C
ONFIGURATION
R
EGISTER
- DS2 C
HANNEL
# 5 (A
DDRESS
= 0
X
0E1E) .......................... 201
T
ABLE
263: DS3 F
RAMER
B
LOCK
- M12 C
ONFIGURATION
R
EGISTER
- DS2 C
HANNEL
# 6 (A
DDRESS
= 0
X
0E1F) ........................... 201
T
ABLE
264: DS3 F
RAMER
B
LOCK
- M12 C
ONFIGURATION
R
EGISTER
- DS2 C
HANNEL
# 7 (A
DDRESS
= 0
X
0E20) ........................... 201
T
ABLE
265: DS3 F
RAMER
B
LOCK
- M12 D
E
-MUX F
ORCE
DS1/E1 AIS R
EGISTER
- DS2 C
HANNEL
# 1 (A
DDRESS
= 0
X
0E21) ...... 201
F
IGURE
15. A
N
I
LLUSTRATION
OF
THE
F
UNCTIONAL
B
LOCK
DIAGRAM
OF
THE
XRT86SH328,
WHENEVER
A
GIVEN
M12 D
E
-MUX
BLOCK
HAS
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRT86SH328_07 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT86SH328IB | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT86VL32_1 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT86VL32_2 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT86VL32 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT86SH328_07 | 制造商:EXAR 制造商全稱:EXAR 功能描述:28-CHANNEL DS1/E1 FRAMER/LIU WITH DS3 MUX & VT-MAPPER - SONET |
| XRT86SH328_08 | 制造商:EXAR 制造商全稱:EXAR 功能描述:28-CHANNEL SONET/SDH VT MAPPER REGISTER DESCRIPTION WITH M13 |
| XRT86SH328_1 | 制造商:EXAR 制造商全稱:EXAR 功能描述:VOYAGER - E1 FRAMER + LIU REGISTER DESCRIPTION |
| XRT86SH328_2 | 制造商:EXAR 制造商全稱:EXAR 功能描述:SONET TO 28-T1/21-E1 PDH MAPPER - VOYAGER PIN AND ARCHITECTURE DESC |
| XRT86SH328_3 | 制造商:EXAR 制造商全稱:EXAR 功能描述:VOYAGER - T1 FRAMER + LIU REGISTER DESCRIPTION |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。