- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379802 > CD1284 (Intel Corp.) IEEE 1284-Compatible Parallel Interface Controller with Two High-Speed Asynchronous Serial Ports PDF資料下載
參數(shù)資料
| 型號： | CD1284 |
| 廠商： | Intel Corp. |
| 英文描述： | IEEE 1284-Compatible Parallel Interface Controller with Two High-Speed Asynchronous Serial Ports |
| 中文描述： | 符合IEEE 1284兼容并行接口控制器兩個高速異步串行端口 |
| 文件頁數(shù)： | 77/176頁 |
| 文件大?。?/td> | 2255K |
| 代理商： | CD1284 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁當(dāng)前第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁
IEEE 1284-Compatible Parallel Interface Controller
—
CD1284
Datasheet
77
Another comparator determines if the next character coming from the DMABUF register and the
character in PFHR1 are identical. Compression begins when the pipeline is full (immediately after
a DMA or CPU write to the DMA buffer) and both comparators show identical characters in their
pipeline stages. This starts the compression process and the character in PFHR1 and the DMA
buffer shift forward. The (same) character in PFHR2 is not loaded into the FIFO, but rather the
RLCR increments to
‘
1
’
.
As long as identical additional characters are loaded into the DMA buffer, the RLCR value
continues to increment and the data in PFHR2 does not move into the FIFO. When the repeated
sequence is finally broken, or the RLCR count reaches 127, the RLCR value transfers into the
FIFO, the RLCR zeros, and the character in PFHR2 transfers into the FIFO. Compression resumes
when both comparators indicate the presence of a string of at least three identical characters.
During intervals between DMA transfers, the last two data characters are held in PFHR1 and
PFHR2.
After the entire block transfer is complete, the CPU must either zero RLEen or ensure that both
DMAen and DMAbufWe are zeros. When either of these conditions is true, the pipeline is released
and data held in PFHR1 and PFHR2 transfers into the FIFO.
The timeout interrupt can be a general timer interrupt in the transmit direction. Unlike the receive
case, when DMAdir is true, the timeout status is immediately set when the timeout is triggered by a
‘
0
’
-to-
‘
1
’
transition of Stale. To use the timeout interrupt, the CPU must load the desired time delay
directly into the SDTCR. When the timer expires, Stale becomes true and the timeout interrupt is
generated.
5.12
CD1284 Parallel Port Overview
5.12.1
Terminology
This document uses the terms
‘
master
’
and
‘
slave
’
for the IEEE STD 1284 specification terms
‘
host
’
and
‘
peripheral
’
that describe the two sides of a parallel-port interface.
5.12.2
Signal Names
The IEEE STD 1284 specification uses different names for the nine control signals, depending on
the current mode of operation (
Table 20
). The CD1284 uses fixed names for each of its pins. The
names were selected to represent the most commonly used names of the various protocols. The
CD1284 device operates as a slave only. There are four input-control signals driven by the master-
side device, and five output-control signals driven by the slave-side device. The Parallel Data bus
(PD[7:0]) is bidirectional.
Table 20. Signal Names
(Sheet 1 of 2)
Names
Compatibility
Rev. NB
Rev. BT
ECP
EPP
Inputs
A_1284
SLCTIN*
A_1284
A_1284
A_1284
nAStrb
HstBsy
AUTOFD*
HstBsy
HstBsy
HstAck
nDStrb
HstClk
STROBE*
HstClk
HstClk
HstClk
nWrite
nInit
INIT*
nInit
nInit
nRevReq
nInit
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CD13002 | NPN SILICON PLANAR EPITAXIAL, HIGH VOLTAGE FAST SWITCHING POWER TRANSISTOR |
| CD14538 | CMOS DUAL PRECISION MONOSTABLE MULTIVIBRATOR |
| CD14538BMS | CMOS Dual Precision Monostable Multivibrator |
| CD15B-15MB | CD105B |
| CD105B | CD105B |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CD-12AFFM-QL8D01 | 功能描述:MIDDLE 制造商:amphenol ltw 系列:* 零件狀態(tài):在售 標(biāo)準(zhǔn)包裝:10 |
| CD-12AFFM-QR8D01 | 功能描述:MIDDLE 制造商:amphenol ltw 系列:* 零件狀態(tài):在售 標(biāo)準(zhǔn)包裝:10 |
| CD-12AMMM-QL8D01 | 功能描述:MIDDLE 制造商:amphenol ltw 系列:* 零件狀態(tài):在售 標(biāo)準(zhǔn)包裝:10 |
| CD-12BFFA-LL7001 | 功能描述:MIDDLE 制造商:amphenol ltw 系列:* 零件狀態(tài):在售 標(biāo)準(zhǔn)包裝:10 |
| CD-12BFFA-QL8SP0 | 功能描述:CONN PLUG FMALE 12POS CRIMP 制造商:amphenol ltw 系列:X-Lok 包裝:散裝 零件狀態(tài):在售 連接器類型:插頭，母型插口 針腳數(shù):12（數(shù)據(jù)） 外殼尺寸 - 插件:C 外殼尺寸，MIL:- 安裝類型:自由懸掛 端接:壓接 緊固類型:推挽式 朝向:帶標(biāo)記 侵入防護:IP68 - 防塵，防水 外殼材料，鍍層:聚酰胺（PA），尼龍，玻璃纖維增強型 觸頭鍍層:金 特性:后殼，應(yīng)力消除 電壓 - 額定:- 額定電流:5A 觸頭鍍層厚度:- 工作溫度:-20°C ~ 80°C 標(biāo)準(zhǔn)包裝:1 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。