- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379802 > CD1284 (Intel Corp.) IEEE 1284-Compatible Parallel Interface Controller with Two High-Speed Asynchronous Serial Ports PDF資料下載
參數(shù)資料
| 型號： | CD1284 |
| 廠商： | Intel Corp. |
| 英文描述： | IEEE 1284-Compatible Parallel Interface Controller with Two High-Speed Asynchronous Serial Ports |
| 中文描述： | 符合IEEE 1284兼容并行接口控制器兩個高速異步串行端口 |
| 文件頁數(shù)： | 135/176頁 |
| 文件大?。?/td> | 2255K |
| 代理商： | CD1284 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁當前第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁
IEEE 1284-Compatible Parallel Interface Controller
—
CD1284
Datasheet
135
7.6.8
Serial Service Request Enable Register
This register enables the conditions that cause the CD1284, to post a service request by the SVRR
and the SVCREQ* output pins, and applies to the serial channels only. Each of the individual
enable bits control one type of service request.
7.6.9
Transmit Baud Rate Period Register
This register holds the baud rate divisor for the transmitter and is used in conjunction with the
TCOR. This provides the clock, which is divided by this value. The time period produced must
equal the value for one bit time of the transmit data.
Register Name: SRER
Register Description: Serial Service Request Enable
Access: Read/Write
Bit 7
Bit 6
MdmChg
0
8-Bit Hex Address: 06
Default Value: 00
Bit 5
0
Bit 4
RxData
Bit 3
0
Bit 2
TxRdy
Bit 1
TxEmpty
Bit 0
NNDT
Bit
Description
7
Modem Change:
This bit enables the Modem Change service request. When this bit is
‘
1
’
, any selected
modem signal change conditions (as programmed by MCOR1 and MCOR2) cause a modem service request
to be posted.
6:5
These bits must always be
‘
0
’
.
4
Receive Data Enable:
This bit enables the posting of receive service requests when characters have been
received and either the FIFO reaches the programmed threshold (set by COR3) or the receive timeout period
has expired.
3
This bit must always be
‘
0
’
.
2:1
Transmitter Ready and Transmitter Empty:
The transmitter can be enabled to post service requests on one
of two conditions: either the FIFO is empty or the Transmitter Shift register is empty.
TxRdy enables the service request on the condition that the FIFO is empty. In this case, there are still two
characters available for transmission before the transmitter underruns (one in the Shift register and one in the
Holding register).
TxEmpty enables the service request on the condition that the Shift register is empty. The transmitter
underruns due to the latency experienced between the time the service request is posted and the time the
host can load the FIFO. Under normal operating conditions, TxEmpty is set and TxRdy reset when there is no
more data to transmit and the host requires notification that the last character was sent before it can disable
the transmitter.
0
No New Data Timeout Enable:
This bit activates the optional exception service request when all data is
removed from the FIFO and no new data has arrived after a preprogrammed delay period set by the value in
the RTPR. The LIVR (or RIVR) indicates a receive exception in the IT2
–
IT0 vector bits. There is no data
associated with this exception service request. RDSR[7] indicates that the service request is for an NNDT
condition.
Register Name: TBPR
Register Description: Transmit Baud Rate Period
Access: Read/Write
Bit 7
Bit 6
8-Bit Hex Address: 72
Default Value: 41
Bit 5
Bit 4
Binary Divisor Value
Bit 3
Bit 2
Bit 1
Bit 0
相關PDF資料 |
PDF描述 |
|---|---|
| CD13002 | NPN SILICON PLANAR EPITAXIAL, HIGH VOLTAGE FAST SWITCHING POWER TRANSISTOR |
| CD14538 | CMOS DUAL PRECISION MONOSTABLE MULTIVIBRATOR |
| CD14538BMS | CMOS Dual Precision Monostable Multivibrator |
| CD15B-15MB | CD105B |
| CD105B | CD105B |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| CD-12AFFM-QL8D01 | 功能描述:MIDDLE 制造商:amphenol ltw 系列:* 零件狀態(tài):在售 標準包裝:10 |
| CD-12AFFM-QR8D01 | 功能描述:MIDDLE 制造商:amphenol ltw 系列:* 零件狀態(tài):在售 標準包裝:10 |
| CD-12AMMM-QL8D01 | 功能描述:MIDDLE 制造商:amphenol ltw 系列:* 零件狀態(tài):在售 標準包裝:10 |
| CD-12BFFA-LL7001 | 功能描述:MIDDLE 制造商:amphenol ltw 系列:* 零件狀態(tài):在售 標準包裝:10 |
| CD-12BFFA-QL8SP0 | 功能描述:CONN PLUG FMALE 12POS CRIMP 制造商:amphenol ltw 系列:X-Lok 包裝:散裝 零件狀態(tài):在售 連接器類型:插頭，母型插口 針腳數(shù):12（數(shù)據(jù)） 外殼尺寸 - 插件:C 外殼尺寸，MIL:- 安裝類型:自由懸掛 端接:壓接 緊固類型:推挽式 朝向:帶標記 侵入防護:IP68 - 防塵，防水 外殼材料，鍍層:聚酰胺（PA），尼龍，玻璃纖維增強型 觸頭鍍層:金 特性:后殼，應力消除 電壓 - 額定:- 額定電流:5A 觸頭鍍層厚度:- 工作溫度:-20°C ~ 80°C 標準包裝:1 |
發(fā)布緊急采購，3分鐘左右您將得到回復。