- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379802 > CD1284 (Intel Corp.) IEEE 1284-Compatible Parallel Interface Controller with Two High-Speed Asynchronous Serial Ports PDF資料下載
參數(shù)資料
| 型號： | CD1284 |
| 廠商： | Intel Corp. |
| 英文描述： | IEEE 1284-Compatible Parallel Interface Controller with Two High-Speed Asynchronous Serial Ports |
| 中文描述： | 符合IEEE 1284兼容并行接口控制器兩個(gè)高速異步串行端口 |
| 文件頁數(shù)： | 144/176頁 |
| 文件大小： | 2255K |
| 代理商： | CD1284 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁當(dāng)前第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁
CD1284
—
IEEE 1284-Compatible Parallel Interface Controller
144
Datasheet
7.7.15
Parallel FIFO Threshold Register
This register sets the FIFO threshold for initiating DMA requests for data transfer. The value is
expressed in bytes. Whenever DMAen is true, regular comparisons are made between the PFQR
and the PFTR. If the value in the PFQR is greater than or equal to the threshold, the DMA request
logic becomes active and remains active until the FIFO is essentially filled or emptied. An odd
character or space in the FIFO can remain.
In the receive direction, the Holding register pipeline (PFHR1 and PFHR2) are kept filled, so that
tagged data (for example, ECP mode addresses) can be detected and passed to the host by an
interrupt. For example, if the FIFO and data pipeline are initialized for receive, and 40 hex bytes
are placed into the FIFO from the parallel port, the first two of those bytes automatically are placed
in the Pipeline registers. If the PFTR were programmed to x
’
40 bytes, x
’
42 bytes must arrive to
trigger a DMA transfer.
PFTR is cleared by device reset; it is not cleared by FIFOres.
7.7.16
Run Length Count Register
This register works with the Holding registers (PFHR1 and PFHR2) to perform run-length
encoding and decoding when RLEen is set (PFCR[3]). The parallel port must be in ECP mode; in
other modes, run-length encoding does not occur.
2
Stale:
This bit is set when the stale data timer expires (see the description of SDTPR). If a single byte
remains in the data pipeline when this bit is set, a host interrupt is generated, the OneChar bit is set, and new
data entering the FIFO does not move into PFHR1 until PFHR2 empties. If two or more bytes remain in the
pipeline when this bit is set, a host interrupt is
not
generated, however, a DMA request is generated if
enabled.
1
One Character:
In the receive direction, this bit set indicates that the FIFO is empty and stale, and one
character remains in PFHR2. This condition occurs if an odd number of bytes is transferred by the parallel
interface. Since DMA cycles only move even numbers of bytes (words) and odd transfers leave one byte
remaining, host software must remove this character outside of DMA transfer cycles.
0
Data Error:
If this bit is set, it indicates that one or more of the bits in the DER are set.
Register Name: PFTR
Register Description: Parallel FIFO Threshold
Access: Read/Write
Bit 7
Bit 6
0
8-Bit Hex Address: 3B
Default Value: 00
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
DMA Transfer Threshold
Bit
Description (Continued)
Register Name: RLCR
Register Description: Run Length Count
Access: Read/Write
Bit 7
Bit 6
0
8-Bit Hex Address: 37
Default Value: 00
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
7-bit Unsigned Binary Count
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CD13002 | NPN SILICON PLANAR EPITAXIAL, HIGH VOLTAGE FAST SWITCHING POWER TRANSISTOR |
| CD14538 | CMOS DUAL PRECISION MONOSTABLE MULTIVIBRATOR |
| CD14538BMS | CMOS Dual Precision Monostable Multivibrator |
| CD15B-15MB | CD105B |
| CD105B | CD105B |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CD-12AFFM-QL8D01 | 功能描述:MIDDLE 制造商:amphenol ltw 系列:* 零件狀態(tài):在售 標(biāo)準(zhǔn)包裝:10 |
| CD-12AFFM-QR8D01 | 功能描述:MIDDLE 制造商:amphenol ltw 系列:* 零件狀態(tài):在售 標(biāo)準(zhǔn)包裝:10 |
| CD-12AMMM-QL8D01 | 功能描述:MIDDLE 制造商:amphenol ltw 系列:* 零件狀態(tài):在售 標(biāo)準(zhǔn)包裝:10 |
| CD-12BFFA-LL7001 | 功能描述:MIDDLE 制造商:amphenol ltw 系列:* 零件狀態(tài):在售 標(biāo)準(zhǔn)包裝:10 |
| CD-12BFFA-QL8SP0 | 功能描述:CONN PLUG FMALE 12POS CRIMP 制造商:amphenol ltw 系列:X-Lok 包裝:散裝 零件狀態(tài):在售 連接器類型:插頭，母型插口 針腳數(shù):12（數(shù)據(jù)） 外殼尺寸 - 插件:C 外殼尺寸，MIL:- 安裝類型:自由懸掛 端接:壓接 緊固類型:推挽式 朝向:帶標(biāo)記 侵入防護(hù):IP68 - 防塵，防水 外殼材料，鍍層:聚酰胺（PA），尼龍，玻璃纖維增強(qiáng)型 觸頭鍍層:金 特性:后殼，應(yīng)力消除 電壓 - 額定:- 額定電流:5A 觸頭鍍層厚度:- 工作溫度:-20°C ~ 80°C 標(biāo)準(zhǔn)包裝:1 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。