- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382571 > T7230A (Lineage Power) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號： | T7230A |
| 廠商： | Lineage Power |
| 元件分類： | 通信及網(wǎng)絡 |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件頁數(shù)： | 71/110頁 |
| 文件大?。?/td> | 752K |
| 代理商： | T7230A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁當前第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁
Preliminary Data Sheet
June 1997
T7230A Primary Access Framer/Controller
67
Lucent Technologies Inc.
Microprocessor Interface
T7230A is equipped with an asynchronous microprocessor interface that allows register access through a 7-bit
wide address bus that is demultiplexed from a 8-bit wide data bus.
The minimum read and write register access time for the T7230A is specified at 200 ns.
The Intel interface mode consists of an chip select (CS), separate read (RD) and write (WR) pins, and a ready pin
1
(RDY). Supplying the appropriate signal to the MPCK input allows the use of the Intel-RDY signal to signify the
completion of the read or write access. System applications that do not use the Intel-RDY output signal should
strap the MPCK input to ground (0 V).
The Motorola interface mode consists of an address strobe (AS) pin, a data strobe (DS) pin, a read/write (R/W) pin,
and data transfer acknowledge
2
(DTACK) pin. The Motorola DTACK signal is an asynchronous signal that is a func-
tion the AS, DS, and R/W signals.
The read-cycle and write-cycle timing for these two modes is illustrated in Figure 19 and Figure 20, respectively.
1. If the setup and hold timing requirements of the CS, RD, and WR signals are met, then the ready signal may be ignored.
2. The DTACK signal is asynchronous to the MPCK signal.
相關PDF資料 |
PDF描述 |
|---|---|
| T7256 | ISDN Transceiver(ISDN收發(fā)器) |
| T7234 | ISDN Transceiver(ISDN收發(fā)器) |
| T7237 | ISDN Transceiver(ISDN收發(fā)器) |
| T7264 | U-Interface 2B1Q Transceiver(U接口 2B1Q收發(fā)器) |
| T7264 | T7264 U-Interface 2B1Q Transceiver |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| T-7230A--ML | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| T7230-ML3 | 制造商:AGERE 功能描述: |
| T7-231A1 | 功能描述:撥動開關 ON NONE OFF 2 Pole Standard Bat Handle RoHS:否 制造商:OTTO 觸點形式: 開關功能: 電流額定值: 電壓額定值 AC: 電壓額定值 DC: 功率額定值: 端接類型: 安裝風格: 端子密封: 觸點電鍍: 照明: |
| T7-231A2 | 制造商:OTTO Engineering Inc 功能描述:2POLE, SOLDER, STD, |
| T7-231A2D | 功能描述:撥動開關 ON NONE OFF 2 Pole Standard LeverLock RoHS:否 制造商:OTTO 觸點形式: 開關功能: 電流額定值: 電壓額定值 AC: 電壓額定值 DC: 功率額定值: 端接類型: 安裝風格: 端子密封: 觸點電鍍: 照明: |
發(fā)布緊急采購，3分鐘左右您將得到回復。