- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄365350 > PC87413 (National Semiconductor Corporation) LPC ServerI/O for Servers and Workstations PDF資料下載
參數(shù)資料
| 型號： | PC87413 |
| 廠商： | National Semiconductor Corporation |
| 英文描述： | LPC ServerI/O for Servers and Workstations |
| 中文描述： | LPC ServerI /服務(wù)器和工作站 |
| 文件頁數(shù)： | 95/257頁 |
| 文件大小： | 3163K |
| 代理商： | PC87413 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁當前第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁
5.0 X-Bus Extension
(Continued)
Revision 1.2
95
www.national.com
P
5.2.4
I/O mapped registers accessed through an LPC I/O transaction may be used to perform an X-Bus memory transaction. This
mechanism uses the following X-Bus Extension module registers:
Indirect Memory Read and Write Transactions
G
Four Indirect Memory Address registers (XIMA3-0), representing address bits 31 to 0.
G
One Indirect Memory Data register (XIMD), representing data bits 7 to 0.
G
Four enable bits, one for each Select Configuration register, XZCNF0, XZCNF1, XZCNF2 and XZCNF3.
Following an LPC I/O write to the XIMD register, a Memory write cycle is initiated on the X-Bus using the addresses from
the previously written XIMA3-0 registers and data from the XIMD register. Following an LPC I/O read from the XIMD register,
a Memory read cycle is initiated on the X-Bus using the address from the XIMA3-0 registers. The returned data from the X-
Bus cycle is used to finish the read cycle from the XIMD register.
Indirect memory transactions may be enabled for one chip-select signal only. If more than one enable bit in the Select Con-
figuration registers is set, the indirect memory access will be available only for the XCSn with the highest priority. The setting
of the enable bit for the chip selects with lower priority will be ignored. XCS0 has the highest priority and XCS3 has the lowest
priority.
5.2.5
Mode 0, Normal Address X-Bus Transactions
The read and write transactions in Normal Address mode are similar to those used in the X-Bus or ISA bus. At least two idle
cycles are inserted at the end of each X-Bus transaction cycle before the next transaction starts (there may be more idle
cycles due to the LPC transactions). This mode is selected for transactions accessing XCSn by setting TRANSMD = 0 in the
corresponding XZMn register.
Read Transactions.
When a read cycle on the LPC falls within an enabled decoded address range of the X-Bus functional
block (or an indirect read is started or an X-Bus read through the ACCESS.bus is started) and the relevant XCSn is set to
mode 0, a Mode 0 read cycle begins. A read cycle (see Figure 15) starts by outputting the address on address signals XA11-
0 on the rising edge of the clock. During this time, the PC8741x device does not drive the data bus signals XD7-0. One CLK
cycle later, a chip-select signal XCSn is asserted, where n is a chip-select number from 0 to 3, based on the address ac-
cessed and the select signal mapping. Three CLK cycles later, on the rising edge of the clock, the XRD signal is asserted
(set low), indicating a read cycle and enabling the accessed device to drive the data bus. After 16 CLK cycles plus the inter-
nally programmed wait state period, if XRDY use is enabled for this zone, its value is then sampled on the rising edge of the
clock. The transaction is extended until XRDY is detected to be high. Four CLK cycles later, the input data XD7-0 is sampled
on the rising edge of the clock. One CLK cycle later, XRD is de-asserted (set high) and one CLK cycle after that, the trans-
action is completed by de-asserting XCSn. The address is retained for two more CLK cycles after which the address lines
are driven to 0.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PC87414 | LPC ServerI/O for Servers and Workstations |
| PC87416 | LPC ServerI/O for Servers and Workstations |
| PC87417 | LPC ServerI/O for Servers and Workstations |
| PC87415 | PCI-IDE DMA Master Mode Interface Controller |
| PC87415VCG | PCI-IDE DMA Master Mode Interface Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PC87414 | 制造商:NSC 制造商全稱:National Semiconductor 功能描述:LPC ServerI/O for Servers and Workstations |
| PC87415 | 制造商:NSC 制造商全稱:National Semiconductor 功能描述:PCI-IDE DMA Master Mode Interface Controller |
| PC87415VCG | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| PC87416 | 制造商:NSC 制造商全稱:National Semiconductor 功能描述:LPC ServerI/O for Servers and Workstations |
| PC87417 | 制造商:NSC 制造商全稱:National Semiconductor 功能描述:LPC ServerI/O for Servers and Workstations |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。