- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄365350 > PC87413 (National Semiconductor Corporation) LPC ServerI/O for Servers and Workstations PDF資料下載
參數(shù)資料
| 型號： | PC87413 |
| 廠商： | National Semiconductor Corporation |
| 英文描述： | LPC ServerI/O for Servers and Workstations |
| 中文描述： | LPC ServerI /服務(wù)器和工作站 |
| 文件頁數(shù)： | 101/257頁 |
| 文件大?。?/td> | 3163K |
| 代理商： | PC87413 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁當(dāng)前第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁
5.0 X-Bus Extension
(Continued)
Revision 1.2
101
www.national.com
P
Figure 22. Mode 1, Normal Address X-Bus Transaction - Write Access Cycle
5.2.9
Latched Address Mode X-Bus Transactions
The read and write transactions in Latched Address mode are similar to those used in Normal Address mode except for the
way the addresses are placed on the X-Bus. In Latched Address mode, address signals 27-0 are output using the XA signals
via multiplexing over the data bus (XD7-0). The purpose of Latch control signals XSTB2-0 is to separate the XA signals from
the XD7-0 data bus. The XSTB2-0 signals are active from the time the address signals are valid (and until the end of a trans-
action).
Latched address X-Bus transactions are available at two levels:
G
Standard - standard access time transactions available in mode 0, mode 0 fast, and mode 1.
G
Turbo - low access time transactions available in mode 0 turbo.
Standard Read Transactions.
When a read cycle on the LPC falls within any of the enabled X-Bus decoded address rang-
es (or an indirect read is started or an X-Bus read through the ACCESS.bus is started), a read cycle begins. A read cycle
starts by outputting the lower 12 address signals on address signals XA11-0 and by outputting address lines 27-20 on data
signals XD7-0 on the rising edge of the clock. Two CLK cycles later, a strobe signal (XSTB2) is asserted to latch the address
in an external latch. Two CLK cycles later, a second set of address lines (19-12) is placed on data pins XD7-0. These can
be latched by the strobe signal XSTB1 asserted two cycles later on the rising edge of the clock. Two CLK cycles later, the
last group of address lines (11-4) is placed on data signals XD7-0. The XSTB0, asserted two cycles later on the rising edge
of the clock, can be used to latch this part of the address. Two CLK cycles later on the rising edge of the clock, the PC8741x
stops driving the data bus. At this point, all addresses are available either at the address outputs of the PC8741x (XA11-0)
or in the three latches. The system may require only part of these addresses, depending on the size of the memory or pe-
ripheral address space. One CLK cycle later, either a chip-select signal XCSn or the enable signal XRD_XEN is asserted,
based on the XCSn mode setting (where n is a chip-select number from 0 to 3, based on the address accessed and the
select signal mapping). From this point, the read continues as described for the Normal Address mode. XSTB2-0 are de-
asserted one CLK cycle after the de-assertion of XCSn. At this time, the latched address becomes invalid.
CLK
(Internal; for Reference Only)
XD7-0
XA11-0
XCSn
XWR_XRW
XRD_XEN
Insert: 16 + “Programmed Wait States” CLK cycles.
During this time, non-clock signals do not change.
Insert: 8 CLK cycles.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PC87414 | LPC ServerI/O for Servers and Workstations |
| PC87416 | LPC ServerI/O for Servers and Workstations |
| PC87417 | LPC ServerI/O for Servers and Workstations |
| PC87415 | PCI-IDE DMA Master Mode Interface Controller |
| PC87415VCG | PCI-IDE DMA Master Mode Interface Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PC87414 | 制造商:NSC 制造商全稱:National Semiconductor 功能描述:LPC ServerI/O for Servers and Workstations |
| PC87415 | 制造商:NSC 制造商全稱:National Semiconductor 功能描述:PCI-IDE DMA Master Mode Interface Controller |
| PC87415VCG | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| PC87416 | 制造商:NSC 制造商全稱:National Semiconductor 功能描述:LPC ServerI/O for Servers and Workstations |
| PC87417 | 制造商:NSC 制造商全稱:National Semiconductor 功能描述:LPC ServerI/O for Servers and Workstations |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。