
iv
Table of Contents
AMD-640 System Controller Data Sheet
21090C/0—June 1997
Preliminary Information
5
Functional Operation
5-1
5.1
Processor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-1
5.1.1
5.1.2
5.1.3
Write Posting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1
Read Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-3
Read-Around-Writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5
5.2
Cache Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-5
5.2.1
5.2.2
5.2.3
5.2.4
5.2.5
5.2.6
Cache Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5
Cache Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-7
Write Buffers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-13
Cacheable Region . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-13
Cache Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-14
Cache Snooping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-14
5.3
DRAM Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-15
5.3.1
5.3.2
5.3.3
5.3.4
5.3.5
5.3.6
Mixing Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-16
Error Correction Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-18
DRAM Refresh . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-19
Shadow RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-21
EDO DRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-22
Synchronous DRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-25
5.4
PCI Bus Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-30
5.4.1
5.4.2
5.4.3
5.4.4
5.4.5
5.4.6
5.4.7
5.4.8
5.4.9
PCI-to-CPU (Read) Transactions . . . . . . . . . . . . . . . . . . . . 5-31
CPU-to-PCI (Write) Transactions . . . . . . . . . . . . . . . . . . . . 5-33
PCI Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-36
PCI Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-36
PCI Transaction Examples . . . . . . . . . . . . . . . . . . . . . . . . . 5-38
PCI Accesses by Another initiator . . . . . . . . . . . . . . . . . . . 5-51
PCI Fast Back to Back cycles . . . . . . . . . . . . . . . . . . . . . . . 5-52
PCI Sideband Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-53
Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-53
6
Initialization
6-1