- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366557 > AMD-640 (Advanced Micro Devices, Inc.) 64-Bit Socket 7 Interface, Integrated Write back Cache Controller, System Memory Controller, and PCI Bus Controller.(64位系統(tǒng)控制器(包括高速緩沖存儲器控制器，系統(tǒng)存儲器控制器和PCI總線控制器)) PDF資料下載
參數(shù)資料
| 型號： | AMD-640 |
| 廠商： | Advanced Micro Devices, Inc. |
| 英文描述： | 64-Bit Socket 7 Interface, Integrated Write back Cache Controller, System Memory Controller, and PCI Bus Controller.(64位系統(tǒng)控制器(包括高速緩沖存儲器控制器，系統(tǒng)存儲器控制器和PCI總線控制器)) |
| 中文描述： | 64位Socket 7的接口，集成寫回高速緩沖存儲器控制器，系統(tǒng)內(nèi)存控制器和PCI總線控制器。（64位系統(tǒng)控制器（包括高速緩沖存儲器控制器，系統(tǒng)存儲器控制器和的PCI總線控制器）） |
| 文件頁數(shù)： | 48/159頁 |
| 文件大?。?/td> | 1900K |
| 代理商： | AMD-640 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁當(dāng)前第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁
Functional Operation
5-9
21090C/0—June 1997
AMD-640 System Controller Data Sheet
Preliminary Information
Protocol
To simplify system design, the AMD-640 system controller uses
only one cache control bit (the modify bit) rather than the two
bits employed in the MESI (modified, exclusive, shared,
invalid) protocol. In writeback mode there are only three
cache states—invalid, valid, and modified. The modify bit
indicates whether the cache line is valid (cleared) or modified
(set), except when all active tag lines are set, which indicates
the invalid state. Table 5-5 summarizes bit conditions for the
various cache states.
Figure 5-4 shows how cache state transitions occur.
Table 5-4.
Cache Miss Action Taken
Cycle Type
Processor read
Action Taken
1.
The line currently in the cache is written back to DRAM if no
modify bit is used or the modify bit is set.
The entire data line is read from DRAM and written to the cache.
The tag is updated.
The modify bit is reset (writeback/modify bit scheme only).
The requested data is returned to the processor.
2.
3.
4.
5.
Processor write
1.
2.
1.
The data is written to DRAM.
Cache data, tag, and modify bits are unchanged.
The processor is snooped to write back the modified internal
cache line.
Data (all four bytes) are read from DRAM.
Cache data, tag, and modify bits are unchanged.
The processor is snooped to write back the modified internal
cache line.
Data is written to the cache.
Cache data, tag, and modify bits are unchanged.
PCI read
2.
3.
1.
PCI write
2.
3.
Table 5-5.
Cache States vs. Bit Conditions
Cache State
Valid
Modified
Invalid
Modify Bit
0
1
x
Other Tag Lines
Not all 1’s
Not all 1’s
All 1’s
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AMD-645 | Peripheral Bus Controller(外圍總線控制器) |
| AMD-751 | System Bus, System Memory Controller, AGP Controller, and PCI Bus Controller(系統(tǒng)總線、系統(tǒng)存儲器控制器、AGP控制器和PCI總線控制器) |
| AMD-756 | Peripheral Bus Controller(外圍總線控制器) |
| AMD ATHLON | 32-Bit Microprocessor with 3D Multimedia Performance and Digital Video(32位微處理器帶3D多媒體性能和數(shù)字視頻) |
| AMD-K5 | 32-Bit Superior Price/Performance Value Microprocessor(32位高性/價比微處理器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AMD-640CHIPSET | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Peripheral IC |
| AMD650-N10D-T | 制造商:SMC Corporation of America 功能描述:Micro Mist Separator, 6000 L/min(ANR), 1-in NPT Port, N.O. Auto Drain, 99.9% Effic. |
| AMD-750 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-750? Chipset Overview |
| AMD-751 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-751 - AMD-751 System Controller Revision Guide |
| AMD-751AC | 制造商:Advanced Micro Devices 功能描述:SYSTEM CONTROLLER, 492 Pin, BGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。