- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370643 > HMS30C7202N (Electronic Theatre Controls, Inc.) Highly-intergrated MPU PDF資料下載
參數(shù)資料
| 型號： | HMS30C7202N |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Highly-intergrated MPU |
| 中文描述： | 高intergrated微處理器 |
| 文件頁數(shù)： | 96/179頁 |
| 文件大小： | 2127K |
| 代理商： | HMS30C7202N |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁當(dāng)前第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁
HMS30C7202N
2004 MagnaChip Semiconductor Ltd. All Rights Reserved. Version 1.1
- 91 -
E1RCV
E1NK
E1ST
E1En
E0TXB
E0NK
E0ST
E0TR
E0En
Bits
20
19
18
17~
16
15
Type
R/W
R/W
R/W
R/W
Function
Clear Endpoint2 FIFO Pointer(Auto cleared by Hardware).
Clear Endpoint1 FIFO Pointer(Auto cleared by Hardware).
Clear Endpoint0 FIFO Pointer(Auto cleared by Hardware).
USB Can Transmit NON Maximum sized Packet. This Field contains the residue byte which
should be transmitted.
This Bit enables NON Maximum sized Packet transfer. After NON maximum sized packet
transfer, this bit is auto cleared and return to Maximum Packet size transfer mode.
When This Bit is Set, and Endpoint2 is not enabled, USB should send NAK Handshake
When This Bit is Set, and Endpoint2 is not enabled, USB should send STALL Handshake
Enable Endpoint2 as IN Endpoint
This bit must be zero. So only maximum packet size RX transfer mode is supported. This
means RX (HOST OUT) data packet size is fixed to 32 bytes only.
When This Bit is Set, and Endpoint1 is not enabled, USB should send NAK Handshake
When This Bit is Set, and Endpoint1 is not enabled, USB should send STALL Handshake
Enable Endpoint1 as OUT Endpoint
This Bit Stores the Byte Count which should be transmitted to HOST when IN token is
received (Exception :: When This bit is 0, 8 Byte are transferred)
When This Bit is Set, and Endpoint0 is not enabled, USB should send NAK Handshake
When This Bit is Set, and Endpoint0 is not enabled, USB should send STALL Handshake
When this Bit1, Endpoint0 is configured to IN endpoint. (others OUT endpoint)
Enable Endpoint0
R/W
14
13
12
11
R/W
R/W
R/W
R/W
10
9
8
7~4
R/W
R/W
R/W
R/W
3
2
1
0
R/W
R/W
R/W
R/W
9.5.5.3
INTMASK
0x8005.1008
0
E0FU
SET
31 10
Reserved
9
E0STL
8
SUS
7
RESET
6
E2EM
5
E1OV
4
E1FU
3
E0EM
2
E0OV
1
Bits
9
8
7
6
5
4
3
2
1
0
Type
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Function
Mask Endpoint0 Stall Interrupt
Mask SUSPEND Interrupt
Mask USB Cable RESET Interrupt
Mask Endpoint2 Empty Interrupt
Mask Endpoint1 Overrun Interrupt (May not be used)
Mask Endpoint1 Full Interrupt
Mask Endpoint0 Empty Interrupt
Mask Endpoint0 Overrun Interrupt (May not be used)
Mask Endpoint0 Full Interrupt
Mask Endpoint0 Setup Token Received Interrupt
9.5.5.4
INTSTAT
0x8005.100C
31 20
Reserved
9
E0STL
19 14
EP1RXBYTE
6
E2EM
13 0
EP0RXBYTE
3
2
E0EM
E0OV
8
SUS
7
RESET
5
E1OV
4
E1FU
1
E0FU
0
SET
Bits
19~
14
13~
10
9
8
7
6
Type
R/W
Function
Currently Remained Byte In Endpoint1 Receive FIFO which should be read by HOST
R/W
Currently Remained Byte in Endpoint0 Receive FIFO which should be read by HOST
R/W
R/W
R/W
R/W
Endpoint0 Stall Interrupt
SUSPEND Interrupt
USB Cable RESET Interrupt
Endpoint2 Empty Interrupt
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HMS81C2012A | CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver |
| HMS81C2012AK | CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver |
| HMS81C2012ALQ | CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver |
| HMS81C2012AQ | INDUCTOR*100UH*0.73AMP*0.672OHM*15%*SURFACE MOUNT |
| HMS81C2020A | INDCTR, PWR, SMT 1.5UH, 15%, 6.9 A |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HMS30C7210 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM Based 32-Bit Microprocessor |
| HMS3224M3 | 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
| HMS3224M3-10 | 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
| HMS3224M3-12 | 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
| HMS3224M3-15 | 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。