- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370643 > HMS30C7202N (Electronic Theatre Controls, Inc.) Highly-intergrated MPU PDF資料下載
參數(shù)資料
| 型號： | HMS30C7202N |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Highly-intergrated MPU |
| 中文描述： | 高intergrated微處理器 |
| 文件頁數(shù)： | 92/179頁 |
| 文件大小： | 2127K |
| 代理商： | HMS30C7202N |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁當(dāng)前第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁
HMS30C7202N
2004 MagnaChip Semiconductor Ltd. All Rights Reserved. Version 1.1
- 87 -
9.5.1
Block Diagram
(Device descriptor)
Configuration Rom
DEV
(Device Interface)
(Receive FIFO)
Endpoint 1
(Transmit FIFO)
Endpoint 2
AMBA Interface
SIE
(Serial Interface Engine)
USB Transceiver
DMAC request signal
Fast APB I/F
AUSBP
AUSBN
Figure 9-1 USB Block Diagram
The USB, Figure 9-2: USBD Block Diagram comprises the Serial Interface Engine (SIE) and Device Interface
(DEV). The SIE connects to the USB through a bus transceiver, and performs NRZI conversion, bit un-stuffing,
CRC checking, packet decoding and serial to parallel conversion of the incoming data stream. In outgoing
data, it does the reverse, that is, parallel to serial of outgoing data stream and packetizing the data, CRC
generation, bit stuffing and NRZI generation.
The DEV provides the interface between the SIE and the device's endpoint FIFO, ROM storing the device
descriptor. The DEV handles the USB protocol, interpreting the incoming tokens and packets and collecting
and sending the outgoing data packets and handshakes. The endpoints FIFO (RX, TX) give the information of
their status (full/ empty) to the AMBA interface and AMBA I/F enable the CPU to access the FIFO's status
register and the device descriptor stored in ROM. The AMBA interface generates a FIFO read/write strobe
without FIFO's errors, based on APB signal timing. In case of data transmitting through TX FIFO (when USB
generates an OUT token, AMBA I/F generates Interrupt to CPU), the user should set the transmitting enable
bit in the control register. If the error of FIFO (Rx: overrun, TX: under-run) occurs, the AMBA I/F cannot
generate FIFO read/ write.
9.5.2
Theory of Operation
The MagnaChip USB Core enables a designer to connect virtually any device requiring incoming or outgoing
PC data to the Universal Serial Bus. As illustrated in Figure 9-2: USBD Block Diagram, the USB core
comprises two parts, the SIE and DEV. The SIE connects to the Universal Serial Bus via a bus transceiver.
The interface between the SIE and the DEV is a byte-oriented interface that exchanges various types of data
packets between two blocks.
Serial Interface Engine
The SIE converts the bit-serial, NRZI encoded and bit-stuffed data stream of the USB into a byte and packet
oriented data stream required by the DEV. As shown in Figure 9-3: MagnaChip Serial Interface Engine, it
comprises seven blocks: Digital Phase Lock Loop, Input NRZI decode and bit-unstuff, Packet Decoder, Packet
Encoder, Output bit stuff and NRZI encode, Counters, and the CRC Generation & Checking block. Each of the
blocks is described in the following sections.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HMS81C2012A | CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver |
| HMS81C2012AK | CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver |
| HMS81C2012ALQ | CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver |
| HMS81C2012AQ | INDUCTOR*100UH*0.73AMP*0.672OHM*15%*SURFACE MOUNT |
| HMS81C2020A | INDCTR, PWR, SMT 1.5UH, 15%, 6.9 A |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HMS30C7210 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM Based 32-Bit Microprocessor |
| HMS3224M3 | 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
| HMS3224M3-10 | 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
| HMS3224M3-12 | 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
| HMS3224M3-15 | 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。