參數(shù)資料
型號: HMS30C7202N
廠商: Electronic Theatre Controls, Inc.
英文描述: Highly-intergrated MPU
中文描述: 高intergrated微處理器
文件頁數(shù): 139/179頁
文件大?。?/td> 2127K
代理商: HMS30C7202N
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁當前第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁
HMS30C7202N
2004 MagnaChip Semiconductor Ltd. All Rights Reserved. Version 1.1
- 134 -
DLL
IER
DLM
IIR
FCR
LCR
MCR
LSR
MSR
SCR
UartEN
Divisor Latch Least Significant Byte (DLAB = 1)
Interrupt Enable Register (DLAB = 0)
Divisor Latch Most Significant Byte (DLAB = 1)
Interrupt Identification Register (Read)
FIFO Control Register (Write)
Line Control Register
Modem Control Register
Line Status Register
Modem Status Register
Scratch Register
UART Enable Register
In Uart 1, this bit width is 4 (support SIR)
UxBase+0x04
8
0x0
UxBase+0x08
8
0x1
0x0
0x0
0x0
0x60
0xX0
0x0
0x0
UxBase+0x0C
UxBase+0x10
UxBase+0x14
UxBase+0x18
UxBase+0x1C
UxBase+0x30
8
3
8
8
8
1
or 4
Table 10-9 UART/SIR Register Summary
10.8.2.1
RBR/THR/DLL
UxBase+0x00
0
7
Data Bit 7 ~ Data Bit 0 (RBR, THR; DLAB = 0)
Bit 7 ~ Bit 0 (DLL; DLAB = 1)
6
5
4
3
2
1
Bits
7:0
Type
R/W
Function
When DLAB = 0, read this register represents RBR while writes does THR.
When DLAB = 1, DLL will be read or written.
10.8.2.2
IER/DLM
This register enables the five types of UART interrupts. Each interrupt can individually activate the interrupt
(INTUART) output signal. It is possible to totally disable the interrupt Enable Register (IER). Similarly, setting
bits of the IER register to logic 1 enables the selected interrupt(s). Disabling an interrupt prevents it from being
indicated as active in the IIR and from activating the INTUART output signal. All other system functions
operate in their normal manner, including the setting of the Line Status and MODEM Status Registers. Table
13-6: Summary of registers on page 13-10 shows the contents of the IER. Details on each bit follow.
UxBase+0x04
0
DATA RDY
INTR
7
6
5
4
3
2
1
TX EMPTY
INTR
0
0
0
0
MS INTR
LS INTR
Bit 7 ~ Bit 0 DLM; (DLAB = 1)
Function
IER
0
0
0
0
Enables the MODEM Status Interrupt when
set to logic 1.
Enables the Receiver Line Status Interrupt
when set to logic 1.
Enables the Transmitter Holding Register
Empty Interrupt when set to logic 1.
Enables
the
Received
Interrupt (and time-out interrupts in the FIFO
mode) when set to logic 1.
Bits
Type
DLM
Most significant byte of Divisor Latch
7
6
5
4
3
R/W
R/W
R/W
R/W
R/W
2
R/W
1
R/W
0
R/W
Data
Available
10.8.2.3
IIR/FCR
UxBase+0x08
0
7
6
5
4
3
2
1
相關(guān)PDF資料
PDF描述
HMS81C2012A CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver
HMS81C2012AK CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver
HMS81C2012ALQ CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver
HMS81C2012AQ INDUCTOR*100UH*0.73AMP*0.672OHM*15%*SURFACE MOUNT
HMS81C2020A INDCTR, PWR, SMT 1.5UH, 15%, 6.9 A
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
HMS30C7210 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM Based 32-Bit Microprocessor
HMS3224M3 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit)
HMS3224M3-10 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit)
HMS3224M3-12 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit)
HMS3224M3-15 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit)