參數(shù)資料
型號(hào)： HMS30C7202N
廠商： Electronic Theatre Controls, Inc.
英文描述： Highly-intergrated MPU
中文描述： 高intergrated微處理器
文件頁(yè)數(shù)： 30/179頁(yè)
文件大?。?/td> 2127K
代理商： HMS30C7202N
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)當(dāng)前第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)
HMS30C7202N
2004 MagnaChip Semiconductor Ltd. All Rights Reserved. Version 1.1
- 25 -
4
There are five main memory map divisions, outlined in Table 4-1 Top-level address map
Base Address (Byte)
Base Address (Hex)
0 Mbyte
64 Mbytes
128 Mbytes
192 Mbytes
256 Mbytes
0x1000.0000
512 Mbytes
0x2000.0000
1024 Mbytes
1056 Mbytes
1088 Mbytes
1120 Mbytes
1152 Mbytes
0x4800.0000
2048 Mbytes
0x8000.0000
Table 4-1 Top-level address map
The ROM has an address space of 256Mbytes that is split equally between four external ROM chip select.
Actual address range for each chip select is 32Mbytes with 25 external address signals.
There is a maximum of 64Mbytes of SDRAM space. Reading from the address space(over 0x4400.0000)
above the SDRAM address space(0x4000.0000~0x43ff.ffff) sets the mode registers in the SDRAM
(To set the
SDRAM mode register, read operation from the ranges of SDRAM mode register is needed. For more
information, refer 6.3. ).
The peripheral address space is subdivided into three main areas: those on the ASB, the fast APB and the
slow APB. The base address for the peripherals is given in Table 3-2: Peripherals base addresses.
Function
Base Address (Hex)
Name
0x7F00.0000
IntSRAM Base
0x7F00.0800
Reserved
0x8000.0000
SDRAMC Base
0x8000.1000
PMU Base
0x8000.2000
Reserved
0x8000.3000
BUSC Base
0x8000.4000
DMAC Base
0x8000.5000
Reserved
0x8001.0000
LCD
0x8001.1000
Reserved
0x8001.2000
USB Base
0x8001.3000
Sound Base
0x8001.4000
Reserved
0x8001.5000
MMC Base
0x8001.6000
SMC Base
0x8001.7000
Reserved
0x8002.0000
U0 Base
0x8002.1000
U1 Base
0x8002.2000
KBD Base
0x8002.3000
GPIO Base
0x8002.4000
INTC Base
0x8002.5000
Timer Base
0x8002.6000
Reserved
0x8002.8000
RTC Base
0x8002.9000
ADC Base
0x8002.A000
Reserved
0x8002.B000
WDT Base
MEMORY MAP
Size
32Mbytes
32Mbytes
32Mbytes
32Mbytes
256Mbytes
512Mbytes
32Mbytes
32Mbytes
896Mbytes
336Kbytes
Description
ROM chip select 0
ROM chip select 1
ROM chip select 2
ROM chip select 3
Reserved
Reserved
SDRAM chip select 0
SDRAM chip select 1
SDRAM mode register chip 0
SDRAM mode register chip 1
Reserved
Peripherals
0x0000.0000
0x0400.0000
0x0800.0000
0x0C00.0000
0x4000.0000
0x4200.0000
0x4400.0000
0x4600.0000
Description
Internal SRAM
~0x7FFF.FFFF
SDRAM Controller
PMU/PLL
Bus controller
DMAC
~0x8000.FFFF
LCD
USB
SOUND
MMC/ SPI
SMC
~0x8001.FFFF
UART 0
UART 1 (support SIR)
KBD
GPIO
INTC
TIMER
~0x8002.7FFF
RTC
ADC
WDT
ASB Peripherals
Fast APB Peripherals
Slow APB Peripherals
相關(guān)PDF資料
PDF描述
HMS81C2012A CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver
HMS81C2012AK CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver
HMS81C2012ALQ CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver
HMS81C2012AQ INDUCTOR*100UH*0.73AMP*0.672OHM*15%*SURFACE MOUNT
HMS81C2020A INDCTR, PWR, SMT 1.5UH, 15%, 6.9 A
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
HMS30C7210 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM Based 32-Bit Microprocessor
HMS3224M3 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit)
HMS3224M3-10 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit)
HMS3224M3-12 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit)
HMS3224M3-15 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit)
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*