參數(shù)資料
型號： HMS30C7202N
廠商： Electronic Theatre Controls, Inc.
英文描述： Highly-intergrated MPU
中文描述： 高intergrated微處理器
文件頁數(shù)： 36/179頁
文件大小： 2127K
代理商： HMS30C7202N
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當(dāng)前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁
HMS30C7202N
2004 MagnaChip Semiconductor Ltd. All Rights Reserved. Version 1.1
- 31 -
read each time the ARM exits reset mode, so that the ARM can identify what event has caused it to exit from
reset mode.
0x80001020
16
WARM
RESET
8
WARM RST
STATUS
0
POR
STATUS
15
HOTSYNC
INTR
7
ADAPTOR
STATUS
14
ADAPTOR
INTR
6
RTC
STATUS
13
12
MRING
INTR
4
WAKEUP
STATUS
11
WAKEUP
INTR
3
PLL3
LOCK
10
HOTSYNC
STATUS
2
PLL2
LOCK
9
RTC INTR
WDT RST
5
MRING
STATUS
1
PLL1
LOCK
Bits
31:17
16
15
Type
-
W
R/W
Function
Reserved
Warm RESET. Writing a `1' causes nRESET to be asserted. Writing `0' has no effect.
HOTSYNC interrupt Mask. When reads,
0 = Disable Hotsync interrupt from External pin.
1 = Enable Hotsync interrupt from External pin.
No External Power Interrupt Mask. When reads,
0 = Disable PMU interrupt from PMADAPOK LOW.
1 = Enable PMU interrupt from PMADAPOK LOW.
RTCEvt Interrupt Mask. When reads,
0 = Disable PMU interrupt from RTC
1 = Enable PMU interrupt from RTC
RIEvt Interrupt MASK PMU Interrupt Request / Clear
When reads,
0 = Disable PMU interrupt from MRING
1 = Enable PMU interrupt from MRING
OnEvt Interrupt MASK PMU Interrupt Enable
When reads,
0 = Disable PMU interrupt from nPMWAKEUP
1 = Enable PMU interrupt from nPMWAKEUP
HOTSYNC Event
When reads, 0 = Not Hot Sync state; 1 = Hot Sync status
When writes, HotSync Interrupt Clear. Writing a `1' to this bit clears the event bit
WDTEvt: Watch Dog Reset (Warm reset)
When reads,
0 = No Watch dog Timer event occured
1 = A Watch dog timer event has ocurred since last cleared
When writes, Watch dog Reset Clear. Writing a `1' to this bit clears the event bit
RESETEvt: Warm RESET Event (debounced)
When reads,
0 = No Warm RESET event has occurred
1 = A Warm RESET event has occurred since last cleared
When writes, Warm Reset Clear. Writing a `1' to this bit clears the event bit.
PowerFailEvt: ADPATOR NOT OK (debounced)
When reads,
0 = No Power Fail event since last cleared
1 = A Power Fail event has occurred since last cleared
When writes, Power Fail Interrupt Clear. Writing a `1' to this bit clears a pending interrupt bit.
RTCEvt
When reads,
0 = No Real Time Clock (RTC) calendar wake-up event since last cleared
1 = Real Time Clock (RTC) calendar wake-up event since last cleared
When writes, RTC Interrupt Clear. Writing a `1' to this bit clears a pending interrupt bit.
RIEvt (debounced)
When reads,
0 = No Modem Ring Indicate wake-up event since last cleared
1 = Modem Ring Indicate wake-up event since last cleared
When writes, RI Interrupt Clear. Writing a `1' to this bit clears a pending interrupt bit.
14
R/W
13
R/W
12
R/W
11
R/W
When writes to these bits, PMU
Interrupts will be enabling. `1' enables
interrupts to the CPU, `0' masks such
activity. Should the enable bit be set
to one when one of the debounced
event signals is set, then an interrupt
WILL be generated (i.e. the interrupt
is level sensitive, not edge sensitive).
10
R/w
9
R/w
8
R/w
7
R/w
6
R/w
5
R/w
相關(guān)PDF資料
PDF描述
HMS81C2012A CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver
HMS81C2012AK CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver
HMS81C2012ALQ CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver
HMS81C2012AQ INDUCTOR*100UH*0.73AMP*0.672OHM*15%*SURFACE MOUNT
HMS81C2020A INDCTR, PWR, SMT 1.5UH, 15%, 6.9 A
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
HMS30C7210 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM Based 32-Bit Microprocessor
HMS3224M3 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit)
HMS3224M3-10 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit)
HMS3224M3-12 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit)
HMS3224M3-15 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit)
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*