參數(shù)資料
型號: S5933Q/7C
廠商: APPLIEDMICRO INC
元件分類: 總線控制器
英文描述: PCI BUS CONTROLLER, PQFP160
封裝: PLASTIC, QFP-160
文件頁數(shù): 97/327頁
文件大小: 1976K
代理商: S5933Q/7C
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁當(dāng)前第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁
Applied Micro Circuits Corporation
6195 Lusk Blvd., San Diego, CA 92121 (619) 450-9333
12-17
PCI CONTROLLER
S5933
DEVICE SPECIFICATION
Clock 2: SELECT#, byte enable, and the address
inputs remain driven to read the Pass-Thru
Data Register at offset 2Ch. PTBURST# is
asserted by the S5933, indicating the
current Pass-Thru read is a burst.
Clock 3: WR# asserted at the rising edge of clock 3
writes DATA 1 into the S5933. PTRDY#
asserted at the rising edge of clock 3
completes the current data phase.
Clock 4: Add-On logic drives DATA 2 on the Add-On
bus, but PTRDY# deasserted at the rising edge
of clock 4 extends the current data phase.
Clock 5: WR# asserted at the rising edge of clock 5
writes DATA 2 into the S5933. PTRDY#
asserted at the rising edge of clock 5
completes the current data phase.
Clock 6: Add-On logic drives DATA 3 on the Add-On
bus, but PTRDY# deasserted at the rising edge
of clock 6 extends the current data phase.
Clock 7: WR# asserted at the rising edge of clock 7
writes DATA 3 into the S5933. PTRDY#
asserted at the rising edge of clock 7
completes the current data phase. On the
PCI bus, IRDY# has been deasserted,
causing PTATN# to be deasserted. This is
how a PCI initiator adds wait states, if it
cannot read data quickly enough.
Clock 8: PTATN# remains deasserted at the rising
edge of clock 8. The Add-On cannot write
DATA 4 until PTATN# is asserted. Add-On
logic continues to drive DATA 4 on the
Add-On bus. PTATN# is reasserted during
the cycle, indicating the PCI initiator is
done adding wait states.
Clock 9: WR# asserted at the rising edge of clock 9
writes DATA 4 into the S5933. PTRDY#
asserted at the rising edge of clock 9
completes the current data phase.
Clock 10: Add-On logic drives DATA 5 on the Add-On
bus, but PTRDY# deasserted at the rising edge
of clock 10 extends the current data phase.
Clock 11: PTATN# remains deasserted at the rising
edge of clock 11. The Add-On does not
have to write DATA 5 until PTATN# is
asserted. Add-On logic continues to drive
DATA 5 on the Add-On bus. PTATN# is
reasserted during the cycle, indicating the
PCI initiator is done adding wait states.
Clock 12: PTRDY# asserted at the rising edge of
clock 12 completes the final data phase.
Any data written into the Pass-Thru data
register is not required and is never passed
to the PCI interface (as PTRDY# is not
asserted at the rising edge of clock 13).
Clock 13: PTATN# and PTBURST# deasserted at
the rising edge of clock 13 indicates the
Pass-Thru access is complete. The S5933
can accept new Pass-Thru accesses from
the PCI bus at clock 14.
12.2.2.5 Add-On Pass-Thru Disconnect
Operation
As discussed in Section 12.2.1.3, slow PCI targets
are prevented from degrading PCI bus performance.
The PCI specification allows only 16 clocks for a tar-
get to respond before it must request a retry on
single data phase accesses. For burst accesses, the
first data phase is allowed 16 clocks to complete, all
subsequent data phases are allowed 8 clocks each.
This requirement allows other PCI initiators to use
the bus while the target requesting the retry com-
pletes the original access.
Figure 12-8 shows the conditions that cause the
S5933 to request a retry from a PCI initiator on the
first data phase of a PCI read operation. FRAME# is
asserted during the rising edge of PCI clock 1. From
this point, the S5933 has 16 clock cycles to respond
Figure 12-8. Target Requested Retry on the First PCI Data Phase
18
17
16
15
4
3
2
1
17
16
15
14
3
2
1
PCICLK
FRAME#
STOP#
BPCLK
PTATN#
PTRDY#
PTRDY# must be asserted by
this time to present disconnecting
PTRDY# asserted too late so
S593X disconnects (asserts STOP#)
相關(guān)PDF資料
PDF描述
S5933QE PCI BUS CONTROLLER, PQFP160
S6A0032 16 X 80 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC138
S6A0069 16 X 40 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC80
S6A0078 34 X 120 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC183
S80296SA40 16-BIT, 40 MHz, MICROCONTROLLER, PQFP100
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
S5933QC 制造商:AMC 功能描述:IC
S5935 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product
S5935_07 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product
S59355QRC 制造商:AppliedMicro 功能描述:
S5935QF 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product