參數(shù)資料
型號: S5933Q/7C
廠商: APPLIEDMICRO INC
元件分類: 總線控制器
英文描述: PCI BUS CONTROLLER, PQFP160
封裝: PLASTIC, QFP-160
文件頁數(shù): 327/327頁
文件大小: 1976K
代理商: S5933Q/7C
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁當前第327頁
Applied Micro Circuits Corporation
6195 Lusk Blvd., San Diego, CA 92121 (619) 450-9333
6-14
PCI CONTROLLER
S5933
DEVICE SPECIFICATION
Table 6-4. Add-On General Control/Status Register
Bit
Description
31:29
nvRAM/EPROM Access Control. This field provides a method for access to the optional, external
non-volatile memory. Write operations are achieved by a sequence of byte operations involving
these bits and the 8-bit field of bits 23 through 16. The sequence requires that the low-order
address, high-order address, and then a data byte be loaded in order. Bit 31 of this field acts as
an enable/clock and ready for the access to the external memory. D31 must be written to a 1
before an access can begin, and subsequent accesses must wait for bit D31 to become zero
(ready).
D31
D30
D29
W/R
0
X
W
Inactive
1
0
W
Load low address byte
1
0
1
W
Load high address byte
1
0
W
Begin write
1
W
Begin read
0
X
R
Ready
1
X
R
Busy
Cautionary note: The non-volatile memory interface is also available for access by the PCI bus
interface. Accesses by both the Add-On and PCI bus to the nv memory are not directly supported
by this component. Software must be designed to prevent the simultaneous access of nv memory
to prevent data corruption within the memory and provide for accurate data retrieval.
28
Transfer Count Enable. When set, transfer counts are used for Add-On initiated bus master
transfers. When clear, transfer counts are ignored.
27
Mailbox Flag Reset. Writing a 1 to this bit causes all mailbox status flags to become reset
(EMPTY). It is not necessary to write this bit as 0 because it is used internally to produce a reset
pulse. Since reading of this bit will always produce zeros, this bit is write only.
26
PCI to Add-On FIFO Status Reset. Writing a 1 to this bit causes the Inbound (Bus master reads)
FIFO empty flag to set indicating empty and the FIFO FULL flag to reset and the FIFO Four Plus
spaces flag to set. It is not necessary to write this bit as 0 because it is used internally to produce
a reset pulse. Since reading of this bit would always produce zeros, this bit is write only.
25
Add-On to PCI FIFO Status Reset. Writing a one to this bit causes the Outbound (Bus master
writes) FIFO empty flag to set indicating empty and the FIFO FULL flag to reset and the FIFO
Four Plus words available flag to reset. It is not necessary to write this bit as zero because it is
used internally to produce a reset pulse. Since reading of this bit would always produce zeros,
this bit is write only.
24
Reserved. Always zero.
23:16
Non-volatile memory address/data port. This 8-bit field is used in conjunction with bit 31, 30 and
29 of this register to access the external non-volatile memory. The contents written are either low
address, high address, or data as defined by bits 30 and 29. This register will contain the external
non-volatile memory data when the proper read sequence for bits 31 through 29 is performed.
15:12
BIST condition code. This field is directly connected to the PCI configuration self test register
described in Section 4.10. Bit 15 through 12 maps with the BIST register bits 3 through 0,
respectively.
11:8
Reserved. Always zero.
相關PDF資料
PDF描述
S5933QE PCI BUS CONTROLLER, PQFP160
S6A0032 16 X 80 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC138
S6A0069 16 X 40 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC80
S6A0078 34 X 120 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC183
S80296SA40 16-BIT, 40 MHz, MICROCONTROLLER, PQFP100
相關代理商/技術參數(shù)
參數(shù)描述
S5933QC 制造商:AMC 功能描述:IC
S5935 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product
S5935_07 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product
S59355QRC 制造商:AppliedMicro 功能描述:
S5935QF 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product