參數(shù)資料
型號(hào)： S5933Q/7C
廠商： APPLIEDMICRO INC
元件分類： 總線控制器
英文描述： PCI BUS CONTROLLER, PQFP160
封裝： PLASTIC, QFP-160
文件頁數(shù)： 273/327頁
文件大小： 1976K
代理商： S5933Q/7C
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁當(dāng)前第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁
8.2 PCI BUS MASTERSHIP ..................................................................................................................... 8-13
8.2.1
Bus Mastership Latency Components ..................................................................................... 8-13
8.2.1.1
Bus Arbitration ......................................................................................................... 8-13
8.2.1.2
Bus Acquisition ........................................................................................................ 8-14
8.2.1.3
Target Latency ......................................................................................................... 8-14
8.2.2
Target Locking ......................................................................................................................... 8-14
8.3 PCI BUS INTERRUPTS ...................................................................................................................... 8-16
8.4 PCI BUS PARITY ERRORS ................................................................................................................ 8-16
9.
ADD-ON BUS INTERFACE ............................................................................................. 9-3
9.1 ADD-ON OPERATION REGISTER ACCESSES .................................................................................. 9-3
9.1.1
Add-On Interface Signals........................................................................................................... 9-3
9.1.1.1
System Signals .......................................................................................................... 9-3
9.1.1.2
Register Access Signals ............................................................................................ 9-3
9.1.2
Asynchronous Register Accesses ............................................................................................. 9-4
9.1.3
Synchronous FIFO and Pass-Thru Data Register Accesses..................................................... 9-4
9.1.4
nv Memory Accesses Through the Add-On General Control/Status Register ........................... 9-4
9.2 MAILBOX BUS INTERFACE ................................................................................................................. 9-4
9.2.1
Mailbox Interrupts ...................................................................................................................... 9-7
9.3 FIFO BUS INTERFACE ........................................................................................................................ 9-7
9.3.1
FIFO Direct Access Inputs ......................................................................................................... 9-7
9.3.2
FIFO Status Signals .................................................................................................................. 9-7
9.3.3
FIFO Control Signals ................................................................................................................. 9-7
9.4 PASS-THRU BUS INTERFACE ............................................................................................................ 9-7
9.4.1
Pass-Thru Status Indicators ...................................................................................................... 9-8
9.4.2
Pass-Thru Control Inputs ........................................................................................................... 9-8
9.5 NON-VOLATILE MEMORY INTERFACE .............................................................................................. 9-8
9.5.1
Non-Volatile Memory Interface Signals...................................................................................... 9-8
9.5.2
Accessing Non-Volatile Memory ................................................................................................ 9-9
9.5.3
nv Memory Device Timing Requirements ................................................................................ 9-11
10. MAILBOX OVERVIEW................................................................................................... 10-3
10.1 FUNCTIONAL DESCRIPTION ........................................................................................................... 10-3
10.1.1 Mailbox Empty/Full Conditions ................................................................................................ 10-4
10.1.2 Mailbox Interrupts .................................................................................................................... 10-4
10.1.3 Add-On Outgoing Mailbox 4, Byte 3 Access ............................................................................ 10-4
10.2 BUS INTERFACE ............................................................................................................................... 10-5
10.2.1 PCI Bus Interface .................................................................................................................... 10-5
10.2.2 Add-On Bus Interface .............................................................................................................. 10-5
10.2.2.1 8-Bit and 16-Bit Add-On Interfaces ............................................................................ 10-5
10.3 CONFIGURATION .............................................................................................................................. 10-6
10.3.1 Mailbox Status ......................................................................................................................... 10-6
10.3.2 Mailbox Interrupts .................................................................................................................... 10-7
相關(guān)PDF資料
PDF描述
S5933QE PCI BUS CONTROLLER, PQFP160
S6A0032 16 X 80 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC138
S6A0069 16 X 40 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC80
S6A0078 34 X 120 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC183
S80296SA40 16-BIT, 40 MHz, MICROCONTROLLER, PQFP100
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
S5933QC 制造商:AMC 功能描述:IC
S5935 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product
S5935_07 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product
S59355QRC 制造商:AppliedMicro 功能描述:
S5935QF 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*