- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98071 > S5933Q/7C (APPLIEDMICRO INC) PCI BUS CONTROLLER, PQFP160 PDF資料下載
參數(shù)資料
| 型號(hào)： | S5933Q/7C |
| 廠商： | APPLIEDMICRO INC |
| 元件分類： | 總線控制器 |
| 英文描述： | PCI BUS CONTROLLER, PQFP160 |
| 封裝： | PLASTIC, QFP-160 |
| 文件頁數(shù)： | 72/327頁 |
| 文件大小： | 1976K |
| 代理商： | S5933Q/7C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁當(dāng)前第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁
Applied Micro Circuits Corporation
6195 Lusk Blvd., San Diego, CA 92121 (619) 450-9333
11-12
S5933
PCI CONTROLLER
DEVICE SPECIFICATION
When the last location in the PCI to Add-On FIFO is
read by the Add-On, the FIFO pointer does not
change. If another read is performed before more
data enters the FIFO, the previous data is driven.
When a write to a full Add-On to PCI FIFO is at-
tempted, nothing happens. No FIFO data is overwrit-
ten and the FIFO pointers are not changed. This
behavior is the same whether the FIFO is accessed
using the direct access inputs or normal Operation
Register accesses.
Figure 11-8 shows a synchronous FIFO register burst
access. SELECT# must meet setup and hold times
relative to the rising edge of BPCLK. RD# and
SELECT# both asserted enables the DQ outputs, and
the first data location (data 0) in the FIFO is driven on
to the bus. The FIFO address and the byte enables
must be valid before valid data is driven onto the DQ
bus. Data 0 remains valid until the next rising edge of
BPCLK. The rising edge of BPCLK causes the FIFO
pointer to advance to the next location (data 1). The
next rising edge of BPCLK also advances the FIFO
pointer to the next location (data 2). The status outputs
reflect the FIFO condition after it advances, and are
updated off of the rising edge of BPCLK. When RD# or
SELECT# is deasserted, the DQ bus floats. The next
time a valid FIFO access occurs and RD# and SELECT#
are asserted, data 2 is presented on the DQ bus (as
there was no BPCLK edge to advance the FIFO).
11.2.3.2 Add-On FIFO Direct Access Mode
Instead of generating an address, byte enables, SELECT#
and a RD# or WR# strobe for every FIFO access, the
S5933 allows a simple, direct access mode. Using
RDFIFO# and WRFIFO# is functionally identical to per-
forming a standard AFIFO Port Register access, but re-
quires less logic to implement. Accesses to the FIFO
register using the direct access signals are always 32-
bits wide. The only exception to this is when the
MODE pin is configured for 16-bit operation. In this
situation, all accesses are 16-bits wide (see Section
11.2.3.5). The RD# and WR# inputs must be inactive
when RDFIFO# or WRFIFO# is active. The ADR[6:2]
and BE[3:0]# inputs are ignored.
Depending on the device configuration, RDFIFO#
and WRFIFO# can act as clocks for data or enables
with BPCLK acting as the clock. A Synchronous in-
terface allows higher data rates, and an asynchro-
nous interface is better for slow Add-On logic which
may require wait states. The major difference be-
tween the synchronous and asynchronous modes is
when the FIFO advances.
Figure 11-9 shows an asynchronous FIFO register
direct access using RDFIFO#. The first location in the
FIFO is driven onto the bus when RDFIFO# is as-
serted. Data remains valid as long as RDFIFO# is
asserted. The rising edge of RDFIFO# causes the
data bus to float and acts as the clock causing the
FIFO pointer to advance. The status outputs reflect
the FIFO condition after it advances.
Figure 11-10 shows a synchronous FIFO register di-
rect burst access using RDFIFO#. RDFIFO# acts as
an enable and the first data location (data 0) in the
FIFO is driven on to the bus when RDFIFO# is as-
serted. Data 0 remains valid until the next rising edge
of BPCLK. The rising edge of BPCLK causes the
FIFO pointer to advance to the next location (data 1).
The next rising edge of BPCLK advances the FIFO
pointer to the next location (data 2). The status out-
puts reflect the FIFO condition after it advances, and
are updated off of the rising edge of BPCLK. When
RDFIFO# is deasserted, the DQ bus floats. The next
time RDFIFO# is asserted, data 2 is presented on the
DQ bus (as there was no BPCLK edge to advance
the FIFO).
A synchronous FIFO interface has the advantage of
allowing data to be accessed more quickly (in bursts)
by the Add-On. As a target, if a full S5933 FIFO is
Figure 11-8. Synchronous FIFO Register Burst Read Access Example
BE[3:0]#
BPCLK
ADR[6:2]
DQ[31:0]
SELECT#
RD#
RDEMPTY
Valid Byte Enables
FIFO Pointer Advances
Valid Address
Data 1
Data 2
Data 0
New Status
Status Before Read
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S5933QE | PCI BUS CONTROLLER, PQFP160 |
| S6A0032 | 16 X 80 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC138 |
| S6A0069 | 16 X 40 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC80 |
| S6A0078 | 34 X 120 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC183 |
| S80296SA40 | 16-BIT, 40 MHz, MICROCONTROLLER, PQFP100 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S5933QC | 制造商:AMC 功能描述:IC |
| S5935 | 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product |
| S5935_07 | 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product |
| S59355QRC | 制造商:AppliedMicro 功能描述: |
| S5935QF | 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。