- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98071 > S5933Q/7C (APPLIEDMICRO INC) PCI BUS CONTROLLER, PQFP160 PDF資料下載
參數(shù)資料
| 型號： | S5933Q/7C |
| 廠商： | APPLIEDMICRO INC |
| 元件分類： | 總線控制器 |
| 英文描述： | PCI BUS CONTROLLER, PQFP160 |
| 封裝： | PLASTIC, QFP-160 |
| 文件頁數(shù)： | 176/327頁 |
| 文件大小： | 1976K |
| 代理商： | S5933Q/7C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁當(dāng)前第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁
Applied Micro Circuits Corporation
6195 Lusk Blvd., San Diego, CA 92121 (619) 450-9333
15-30
ADD-ON DMA CONTROLLER DESIGN FOR THE S5933
Figure 2 shows a register write cycle by a 960Jx processor to the DMA controller. Ta indicates the processor
address phase, Td is the data phase and Tr is the recovery phase. RDY_RCV# is an input into the 960
processor and is driven by the DMA controller RDY_OUT# signal. BLAST# is also driven by the processor and
indicates the current data phase is the last data phase of a burst. For a single-cycle access, BLAST# is asserted
during the first and only data phase.
Figure 2. Processor Write to DMA Address Register
2.4
DMA Controller Bus Master State Machine
The MASTER state machine controls transfers across the add-on bus when DMA controller is the add-on bus
master. In the idle state (MASTER 0), the controller monitors the S5933 FIFO status outputs. If the DMA
controller is programmed to read from the PCI to add-on FIFO (RWCONT=1), RDEMPTY is monitored. If the
DMA controller is programmed to write to the add-on to PCI FIFO (RWCONT=0), WRFULL is monitored.
RDEMPTY and WRFULL act as the DMA requests (and they will be referred to as ‘the DMA request’ in the
description of the MASTER state machine). Neither request will be acted upon by the DMA controller if the
transfer count register is zero. Regardless of whether the transfer is to be a read or a write, the state machine
operates the same way, only the W/R# output is different. The MASTER state machine state diagram is shown
in Figure 3. For simplicity, only the conditions required to change states are shown. All other conditions result in
the state machine remaining in the present state.
Once a valid DMA request is received (with a non-zero transfer count), the state machine advances to MASTER
1. In MASTER 1, HOLD is asserted to the add-on processor. The state machine does not advance to MASTER 2
until HLDA is returned by the processor, indicating that the DMA controller has access to the add-on bus. HLDA
asserted enables the outputs for all of the bidirectional DMA controller signals (ADS#, BLAST#, W/R#, BE3:0#).
MASTER 2 is the address phase for an add-on bus cycle. In MASTER 2, ADS# is asserted and the outputs for
the AD31:0 signals are enabled, driving the DMA transfer address on the add-on bus. The next rising edge of
BPCLK advances the state machine to one of four data phases: MASTER 3-6. Which state occurs depends on
the remaining transfer count value. Because BLAST# (last data phase of a burst indicator) is always asserted in
MASTER 6, the state machine always operates so that the final operation of a DMA transfer ends in MASTER 6.
MASTER 3 is the first data phase of a four data phase burst. If the transfer count is 16 bytes or more in the
MASTER 2 state, the state machine advances to MASTER 3 (because at least 4 more data phases are
required). If the state machine enters MASTER 3, there is always data to transfer, so only RDY_IN# is moni-
tored. The state machine remains in MASTER 3 until RDY_IN# is asserted by the add-on device being ac-
cessed. When RDY_IN# is asserted, the state machine advances to MASTER 4, and the ADDR and TXCNT
registers are updated.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S5933QE | PCI BUS CONTROLLER, PQFP160 |
| S6A0032 | 16 X 80 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC138 |
| S6A0069 | 16 X 40 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC80 |
| S6A0078 | 34 X 120 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC183 |
| S80296SA40 | 16-BIT, 40 MHz, MICROCONTROLLER, PQFP100 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S5933QC | 制造商:AMC 功能描述:IC |
| S5935 | 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product |
| S5935_07 | 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product |
| S59355QRC | 制造商:AppliedMicro 功能描述: |
| S5935QF | 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。