- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384760 > MT9072 (Mitel Networks Corporation) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號： | MT9072 |
| 廠商： | Mitel Networks Corporation |
| 元件分類： | 通信及網(wǎng)絡(luò) |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件頁數(shù)： | 90/269頁 |
| 文件大小： | 778K |
| 代理商： | MT9072 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁當(dāng)前第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁
MT9072
Advance Information
90
13.2.1
Six types of error conditions can be inserted into the transmit PCM30 data stream through register control bits
located at address Y01. These error events include the bipolar violation errors (BVE), CRC-4 errors (CRCE),
FAS errors (FASE), NFAS errors (NFSE), payload (PERR) and a loss of signal error (LOSE). The LOSE
function overrides the HDB3 encoding function (no BPV are added). Also included are E1 and E2 error bit
insertion on frames 13 and 15. See the bit descriptions (control register address Y01) for additional details.
E1 Error Insertion
13.2.2
There are 32 per timeslot control registers occupying a total of 32 unique addresses (Y90-YAF). Each register
controls a matching timeslot on the 32 transmit channels (onto the line) and the equivalent channel data on the
receive (DSTo) data. For example, register address Y91 of the first per timeslot control register contains
program control for transmit timeslot 1 and DSTo channel 1.
E1 Per Timeslot Control
13.2.3
Any channel or combination of channels may be looped from transmit (sourced from DSTi) to receive (output
on DSTo) ST-BUS channels. When bit 4 (LTSL) in the Per Timeslot Control Word is set the data from the
equivalent transmit timeslot is looped back onto the equivalent receive channel.
E1 Per Timeslot Looping
Any channel or combination of channels may be looped from receive (sourced from the line data) to transmit
(output onto the line) channels. When bit 5 (RTSL) in the Per Timeslot Control Word is set the data from the
equivalent receive timeslot is looped back onto the equivalent transmit channel.
13.2.4
The MT9072 includes both a pseudo random bit sequence (PRBS) generator of type (2
15
-1), and a reverse
PRBS generator (decoder), which operates on a bit sequence, and determines if it matches the transmitted
PRBS type (2
15
-1). Bits which don’t match are counted by an internal error counter. This provides for powerful
system debugging and testing without additional external hardware.
E1 Pseudo-Random Bit Sequence (PRBS) Testing
If control bit ADSEQ (register address Y01) is zero, any transmit (internal DSTi) timeslot or combination of
transmit timeslots may be connected to the PRBS generator. Timeslot n is selected by setting the TTSTn bit in
the Timeslot n Control Register (address Y90-YAF), where n is 0 to 31. Any data sent on DSTi is overwritten on
the selected timeslots.
Similarly, if control bit ADSEQ is zero, any DSTo receive timeslot or combination of receive timeslots may be
connected to the PRBS decoder. Timeslot n is selected by setting the RRSTn bit in the Timeslot n Control
Register (register address Y90-YAF), where n is 0 to 31. Data on DSTo is not affected.
PRBS data is distributed to the transmit channels sequentially one byte at a time. Consequently, the data
received must be in the same order that it was sent, in order for the PRBS decoder to correctly operate on the
data.
Y24
Sync, CRC-4 remote alarm, MAS
Latched Status Register
Latched version of receive CRC errors and synchronization loss
are available.
Y34
Sync, CRC-4 Remote Alarm, MAS
Interrupt status register
This register provides bits for interrupt generation for Y24 CRC
errors and synchronization loss functions.
Y44
Sync, CRC-4 Remote Alarm, MAS
Interrupt register mask
This register provides bits for interrupt mask register for Y34.
Register
Address
Register
Description
Table 47 - Registers Related to Maintenance and Alarms (E1)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT90820 | Large Digital Switch(大數(shù)字開關(guān)) |
| MT90823 | 3V Large Digital Switch(3V 大數(shù)字開關(guān)) |
| MT90826 | Quad Digital Switch(四數(shù)字開關(guān)) |
| MT90840 | Distributed Hyperchannel Switch(分布式超級通道開關(guān)) |
| MT90863AL1 | 3V Rate Conversion Digital Switch |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
| MT9072AV2 | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays |
| MT90732 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
| MT90732AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。