- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384760 > MT9072 (Mitel Networks Corporation) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號： | MT9072 |
| 廠商： | Mitel Networks Corporation |
| 元件分類： | 通信及網(wǎng)絡 |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件頁數(shù)： | 143/269頁 |
| 文件大?。?/td> | 778K |
| 代理商： | MT9072 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁當前第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁
Advance Information
MT9072
143
16.1.8
Tables 115 to 121 describe the bit functions of each of the Master Control Registers in the MT9072 for T1
mode. Each register is repeated for each of the 8 framers. Framer 0 is addressed with Y=0, Framer 1 with Y=1,
Framer 2 with Y=2,... Framer 7 with Y=7 (where Y represents the 4 most significant address bits (MSB) A
11
A
10
A
9
A
8
). In addition, a simultaneous write to all 8 Framers is possible by setting the address A11 to 1 and A10 to
A8 to 0. A (0), (1) or (#) in the “Name” column of these tables indicates the state of the data bits after a hard
reset (the RESET pin is toggled from zero to one), or a software reset (the RST bit in control register address
YF1 is toggled from one to zero or toggling of RSTC in Global Control Register). The (#) indicates that a (0) or
(1) is possible.
Master Control Registers (YF1 to YF7) Bit Functions
Bit
Name
Functional Description
15-11
#
not used.
10
Tx8KEN
(0)
Transmit 8 KHz Enable.
If one, the pin RxMF transmits a positive 8 KHz frame pulse
synchronous with the serial data stream TPOS/TNEG. If zero, the pin RxMF transmits a
negative frame pulse synchronous with the multiframe boundary of data coming out of DSTo.
9
RxDO
(0)
Receive DSTo All Ones.
If one, the DSTo pin operates normally. If zero, all timeslots (0-31)
of DSTo are set to one.
8
TXMFSEL
(0)
Transmit Multiframe Select
. This bit is used to select if the framer is used for application of
the TXMF pulse which sets the multiframe boundary for the T1 transmitters. A one will select
the framer for application of TXMF.
7
SPND
(0)
Suspend Interrupts
. If zero, the IRQ output will be in a high-impedance state and all
interrupts will be ignored. If one, the IRQ output will function normally.
6
INTA
(0)
Interrupt Acknowledge
. All interrupt and latched status registers for a particular framer
may be cleared (without reading the interrupt status registers) by setting the INTA control bit
to zero. Interrupt status registers for a particular framer will be cleared (and not updated) as
long as INTA is low. The framers interrupt vector bits will remain at zero, therefore that framer
cannot toggle the IRQ pin.
5
DSToEN
(0)
DSTo Enable.
If zero, pin DSTo is tristate. If set, pin DSTo is enabled.
4
CSToEN
(0)
CSTo Enable.
If zero, pin CSTo is tristate. If set, pin CSTo is enabled.
3
RxCO
(0)
Receive CSTo All Ones
.If one, the CSTo pin operates normally. If zero all timeslots of CSTo
are set to one
2
CNTCLR
(0)
Counter Clear.
When this bit is changed from zero to one, all non-latched status counters
(address Y15 to Y1A) are cleared. If zero, all non-latched status counters operate normally.
1
SAMPLE
(0)
One Second Sample.
Setting this bit causes the latched error counters(Y28 to Y2C)
(change of frame alignment, loss of frame alignment, bpv errors, crc errors, severely errored
frame events and multiframes out of sync) to be updated on one second intervals coincident
with the one second timer (Y11).
0
RST
(0)
Reset
. When this bit is changed from zero to one, the selected framer (Y) will reset to its
default mode. The default mode will depend on the T1E0 bit(Global control0 bit 15). Any
write to his bit should be followed by 125 usec before initialization of per timeslot control etc.
See the Reset Operation section for the default settings.
Table 115 - Interrupt and I/O Control(YF1) (T1)
相關PDF資料 |
PDF描述 |
|---|---|
| MT90820 | Large Digital Switch(大數(shù)字開關) |
| MT90823 | 3V Large Digital Switch(3V 大數(shù)字開關) |
| MT90826 | Quad Digital Switch(四數(shù)字開關) |
| MT90840 | Distributed Hyperchannel Switch(分布式超級通道開關) |
| MT90863AL1 | 3V Rate Conversion Digital Switch |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
| MT9072AV2 | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays |
| MT90732 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
| MT90732AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
發(fā)布緊急采購，3分鐘左右您將得到回復。