- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384760 > MT9072 (Mitel Networks Corporation) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號(hào)： | MT9072 |
| 廠商： | Mitel Networks Corporation |
| 元件分類： | 通信及網(wǎng)絡(luò) |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件頁數(shù)： | 75/269頁 |
| 文件大小： | 778K |
| 代理商： | MT9072 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁當(dāng)前第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁
Advance Information
MT9072
75
See Figures 22 and 23 for processor timing requirements. See the Registers section for detailed register
descriptions.
The MT9072 includes a status register which contains a15 bit identification code(address 912) for the MT9072.
This code identifies the marketing revision. This byte allows user software to track device revisions, and device
variances and provide system variations if necessary. Refer to the registers section for details.
9.1.1.1 CS and IRQ
The MT9072 includes a CS pin for applications where a single processor is controlling numerous peripherals.
Processor access can be disabled without affecting framer operation. Refer to the CS pin description for details.
An IRQ pin is provided with an extensive suite of maskable interrupts. Refer to the IRQ pin description and the
interrupt section for interrupt processing details.
9.1.2
The ST-BUS is used for data and signaling access only and does not carry any MT9072 control information.
Payload data is accessed through the DSTi and DSTo streams. Channel Associate Signalling bits and
Common Channel Signaling bits can be accessed through CSTi and CSTo streams. See Tables 2 to 6 for ST-
BUS Channel to transmit/receive timeslot mapping.
ST-BUS Interface (DSTi, DSTo, CSTi, CSTo Pins)
Dedicated data link pins are included which provide the user the option of bypassing the receive elastic buffer
and accessing data link (DL) data with an external controller. The MT9072 provides numerous additional
methods for accessing the DL, refer to the data link sections for details.
9.1.3
In the IMA (Inverse Mux for ATM) mode the transmit and receive timing on the backplane are independent
unlike the ST-BUS where all of the streams (DSTi/DSTo) are synchronous with a single clock (CKI) and a single
frame pulse (FPI). The IMA mode is specifically intended to interface to the Mitel IMA devices such as
MT90220.
IMA Interface (DSTi, DSTo, Pins)
In IMA mode the RXBF and RXDLC pins provide the receive frame pulse and receive clock for the data
appearing at the DSTo pin. The FPi and CKi pins are inputs for the transmit frame pulse and transmit clock for
data appearing at the DSTi pin.
Note that in the IMA Mode, the slip buffers will be bypassed. On the transmit side data is accepted in the DSTi
streams with respect to the CKi clock. The transmit clock TXCL (an input clock in T1 Mode) has to be
synchronous to the CKi clock. On the receive side the EXCLi clock is the master and the DSTo data is
synchronous to the EXCLi clock.
In T1 IMA mode the backplane operates at 1.544 Mbit/s with the frame pulse centered on the S-Bit, the timing
diagrams are shown in Figures 32 and 33. In order to provide the extracted 1.544 Mbit/s clock the E1.5CK bit in
the Data Link Control Register (Y06) must be set. The receive and transmit slip buffers are bypassed in this
mode.
Address
A
11
,A
10
,A
9
,A
8
A
7
,A
6
,A
5
A
4
A
3
,A
2
,A
1
,A
0
Selects the framer(s) (i.e. 0, 1, 2,
3,4,5,6,7,all, global)
Selects the register group (i.e.
Control, Status, Interrupt Mask etc.)
Selects the particular register in the
register group (i.e. PRBS Error
Counter etc.)
Table 34 - Framer and Register Access
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT90820 | Large Digital Switch(大數(shù)字開關(guān)) |
| MT90823 | 3V Large Digital Switch(3V 大數(shù)字開關(guān)) |
| MT90826 | Quad Digital Switch(四數(shù)字開關(guān)) |
| MT90840 | Distributed Hyperchannel Switch(分布式超級(jí)通道開關(guān)) |
| MT90863AL1 | 3V Rate Conversion Digital Switch |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
| MT9072AV2 | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays |
| MT90732 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
| MT90732AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。