- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384760 > MT9072 (Mitel Networks Corporation) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號： | MT9072 |
| 廠商： | Mitel Networks Corporation |
| 元件分類： | 通信及網(wǎng)絡 |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件頁數(shù)： | 42/269頁 |
| 文件大小： | 778K |
| 代理商： | MT9072 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁當前第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁
MT9072
Advance Information
42
2.2 T1 Interface to the Physical Layer Device
Control bits in the Line Interface and Coding word (address Y01) determine the format of the PCM24 transmit
and receive signals. Three physical interface formats are provided including RZ dual rail, NRZ dual rail and
NRZ single rail.
The detailed timing diagrams are presented in Figures 45 to Figures 48.
RZ Dual Rail
- On the Transmit side the pulse width is approximately half the duration of the PCM24 bit cell
centered around the falling edge of TXCL. On the receive side RPOS and RNEG are sampled on the falling
edge of EXCLi. Note that the CLKE bit in register Y01(selectable for edge sampling) has no effect in RZ mode.
NRZ Dual Rail
- With this format, pulses are present for the full bit cell, which allows the set-up and hold times
to be easily met. For the receiver the sampling point can be the rising edge or the falling edge of the EXCLi
clock, depending on the CLKE bit in Register Y01. The transmitted data can be output either on the rising or
falling edge of TXCL selected by the CLKE bit. TXCL is an input in T1 mode and an output in E1 mode.
NRZ Single Rail
- This NRZ format is not dual rail, and therefore, only requires a single output line and a single
input line (i.e., TPOS and RPOS). The CLKE bit in Register Y01 controls the TXCL clock edge and the EXCLi
sampling edge.
2.3
T1 Line Coding
B8ZS (zero code substitution) is selectable globally for both the transmit and receive path (register Y01).
Jammed bit 7, GTE, DDS or BELL zero code suppression are also available for the transmitter and
receiver(register Y01).
Different schemes for provision of ones density can be selected with bits ZCS2:0(registers Y01). GTE
suppression is achieved by replacing the LSB of zero bytes by a one except for the signaling frame. DDS
suppression is replacement of zero byte by 10011000. Bell code suppression is replacement of bit 1(second bit
after LSB) of all channels with a one. Jammed bit seven selection will replace the LSB of each channel with a
’1’.
2.4
T1 Pulse Density
Bit 4 of address Y10 (PDV) toggles if the receive data fails to meet ones density requirements. It will toggle
upon detection of 16 consecutive zeros in the line data, or if there are fewer than N ones in a window of 8(N+1)
bits - where N = 1 to 23.
The transmit T1 data is monitored and if the 12.5% density requirement is not met over a maximum 192 bit
window a one is inserted in a non-framing bit. The window and PDV criteria is the same as the received PDV.
3.0
PCM30 Interface (E1)
3.1
E1 Interface to the System Backplane
PCM30 (E1) basic frames are 256 bits long and are transmitted at a frame repetition rate of 8000 Hz, which
results in an aggregate bit rate of 256 bits x 8000/sec = 2.048Mbits/sec. The actual bit rate is 2.048Mbit/s +/-50
ppm encoded in HDB3 (High Density Bipolar 3) format. Basic frames are divided into 32 timeslots numbered 0
to 31, see Figure 6. Each timeslot is 8 bits in length and is transmitted most significant bit first (numbered bit 1).
This results in a single timeslot data rate of 8 bits x 8000/sec. = 64 kbit/s.
相關PDF資料 |
PDF描述 |
|---|---|
| MT90820 | Large Digital Switch(大數(shù)字開關) |
| MT90823 | 3V Large Digital Switch(3V 大數(shù)字開關) |
| MT90826 | Quad Digital Switch(四數(shù)字開關) |
| MT90840 | Distributed Hyperchannel Switch(分布式超級通道開關) |
| MT90863AL1 | 3V Rate Conversion Digital Switch |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
| MT9072AV2 | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays |
| MT90732 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
| MT90732AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
發(fā)布緊急采購，3分鐘左右您將得到回復。