- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384760 > MT9072 (Mitel Networks Corporation) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號： | MT9072 |
| 廠商： | Mitel Networks Corporation |
| 元件分類： | 通信及網(wǎng)絡 |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件頁數(shù)： | 24/269頁 |
| 文件大?。?/td> | 778K |
| 代理商： | MT9072 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁
MT9072
Advance Information
24
198
C5
RESET
I
Reset.
When zero, all eight framers of the MT9072 are in a reset
condition where all registers are set to their default values. When one,
all eight framers of the MT9072 operate normally where all registers
may be programmed by the external processor. A valid reset condition
requires this input to be held low for a minimum of 100ns. This input
should be set to zero during initial power up, then set to one.
199
A5
TAIS
I
Transmit Alarm Indication Signal.
When zero, all eight framers of
the MT9072 transmit an all ones signal (AIS) at the TPOS and TNEG
output pins. When one, all eight framers of the MT9072 transmit data
normally. This input is typically set to zero during initial power up, then
set to one.
200
B5
TxMF
I
Transmit Multiframe Boundary.
This pin accepts a frame pulse that
sets the multiframe boundary for the framer transmitters. The device
will generate its own multiframe boundary if this pin is held high. The
TxMF pin is held high in most applications. This input is common for all
eight framers, and is enabled on a per framer basis with a control
register bit. Operation is identical in 2.048 Mbit/s and 8.192 Mbit/s
modes.
In T1 mode the frame pulse applied to this pin sets the transmitted D4/
ESF multiframe boundary. The falling edge of this frame pulse
identifies basic frame 0 on the ST-BUS data stream (DSTi). This input
is enable with control bit TxMFSEL (Address YF1). See Figure 34.
In E1 mode the frame pulse applied to this pin sets the transmitted
channel associated signaling (CAS) multiframe boundary or the
transmitted CRC-4 multiframe boundary. The falling edge of this frame
pulse identifies basic frame 0 on the ST-BUS data stream (DSTi) of the
16 frame multiframe. This input is enabled with control bit MFBE
(Address Y02). See Figure 53.
201
A4
RSV
--
This pin should be tied low.
202
B4
RSV
--
This pin should be tied low.
203
C4
RSV
--
This pin should be tied low.
204
A3
TDI
IPu
Test Data Input.
One of five signals (TDI, TDO, TMS, TCK & TRST)
making up the Test Access Port (TAP) of the IEEE 1149.1-1990
Standard Test Port and Boundary-Scan Architecture. The TAP
provides access to test support functions built into the MT9072. The
TAP is also referred to as a JTAG (Joint Test Action Group) port.
205
A2
TDO
OH
Test Data Output.
Depending on the sequence previously applied to
the TMS input, the contents of either the instruction register or data
register are serially shifted out towards the TDO. The data out of the
TDO is clocked on the falling edge of the TCK pulses. When no data is
shifted through the boundary scan cells, the TDO driver is set to a high
impedance state. See the pin description for TDI and the section on
JTAG.
Pin Description (continued)
Pin #
Name
Type
Description (see Notes 1 to 7)
LQFP
LBGA
相關PDF資料 |
PDF描述 |
|---|---|
| MT90820 | Large Digital Switch(大數(shù)字開關) |
| MT90823 | 3V Large Digital Switch(3V 大數(shù)字開關) |
| MT90826 | Quad Digital Switch(四數(shù)字開關) |
| MT90840 | Distributed Hyperchannel Switch(分布式超級通道開關) |
| MT90863AL1 | 3V Rate Conversion Digital Switch |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
| MT9072AV2 | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays |
| MT90732 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
| MT90732AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
發(fā)布緊急采購，3分鐘左右您將得到回復。