參數(shù)資料
型號: MT9072
廠商: Mitel Networks Corporation
元件分類: 通信及網(wǎng)絡(luò)
英文描述: Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
中文描述: Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
文件頁數(shù): 33/269頁
文件大?。?/td> 778K
代理商: MT9072
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當(dāng)前第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁
Advance Information
MT9072
xxxiii
Table 92 -HDLC Status Word(Y1D) (T1)............................................................................................................. 127
Table 93 -HDLC Receive CRC(Y1E) (T1)........................................................................................................... 127
Table 94 - Receive FIFO(Y1F) (T1)..................................................................................................................... 127
Table 95 -HDLC Status Latch(Y23) (T1) ............................................................................................................. 128
Table 96 -Receive Sync and Alarm Latch(Y24) (T1)........................................................................................... 129
Table 97 -Receive Line Status and Timer Latch(Y25) (T1)................................................................................. 130
Table 98 -Elastic Store and Excessive Zero Status Latch(Y26) (T1) .................................................................. 131
Table 99 -Framing Bit Error Count Latch(Y28) (T1) ............................................................................................ 131
Table 100 - Bipolar Violation Count Latch(Y29) (T1)........................................................................................... 131
Table 101 -CRC-6 Error Count Latch(Y2A) (T1) ................................................................................................. 131
Table 102 -Out of Frame Count and Change of Frame Count Latch(Y2B) (T1) ................................................. 132
Table 103 - Multiframe Out of Frame Count Latch(Y2C) (T1)............................................................................. 132
Table 104 -HDLC Interrupt Status Register(Y33) (T1) ........................................................................................ 133
Table 105 -Receive Synchronization and Alarm Interrupt Status Register(Y34) (T1)......................................... 134
Table 106 -Receive Line and Timer Interrupt Status (Y35) (T1) ......................................................................... 135
Table 107 -Elastic Store and Excessive zero Interrupt Status Register(Y36) (T1).............................................. 136
Table 108 -HDLC Interrupt Mask Register(Y43) (T1).......................................................................................... 137
Table 109 -Receive and Sync Interrupt Mask Register(Y44) (T1)....................................................................... 137
Table 110 -Receive Line and Timer Interrupt Mask Register(Y45) (T1).............................................................. 139
Table 111 -Elastic Store and Excessive zero Interrupt Mask Register(Y46) (T1) ............................................... 139
Table 112 -Per Channel Transmit Signaling Y50-Y67 (T1)................................................................................. 140
Table 113 -Per Channel Receive Signaling Y70-Y87 (T1).................................................................................. 141
Table 114 -Per Channel Control Word(Y90-YA7) (T1)........................................................................................ 142
Table 115 -Interrupt and I/O Control(YF1) (T1)................................................................................................... 143
Table 116 -HDLC Control 1(YF2) (T1) ................................................................................................................ 144
Table 117 -HDLC Test Control(YF3) (T1) ........................................................................................................... 145
Table 118 -Address Recognition Register(YF4) (T1) .......................................................................................... 146
Table 119 -TX Fifo Write Register(YF5) (T1) ...................................................................................................... 146
Table 120 -TX Byte Count Register(YF6) (T1).................................................................................................... 146
Table 121 -TX Set Delay Bits (YF7) (T1)............................................................................................................. 147
Table 122 -Global Control0 Register (R/W Address 900) (T1)............................................................................ 148
Table 123 -Global Control1 Register (R/W Address 901) (T1)............................................................................ 148
Table 124 -Interrupt Vector 1 Mask Register (Address 902) (T1) ....................................................................... 149
Table 125 -Interrupt Vector 2 Mask Register (Address 903) (T1) ....................................................................... 150
Table 126 -Framer Loopback Global Register(904) (T1) .................................................................................... 152
Table 127 -ST-Bus Interrupt Vector Mask(905) (T1)........................................................................................... 152
Table 128 -Interrupt Vector 1 Status Register (Address 910) (T1)...................................................................... 153
Table 129 -Interrupt Vector 2 Status Register (Address 911) (T1)...................................................................... 154
Table 130 -Identification Revision Code Data Register (Address 912) (T1)........................................................ 155
Table 131 -ST-BUS Analyzer Vector Status Register (Address 913) (T1).......................................................... 155
Table 132 -ST-BUS Analyser Data(Address 920-93F) (T1)................................................................................ 155
Table of Contents (continued)
相關(guān)PDF資料
PDF描述
MT90820 Large Digital Switch(大數(shù)字開關(guān))
MT90823 3V Large Digital Switch(3V 大數(shù)字開關(guān))
MT90826 Quad Digital Switch(四數(shù)字開關(guān))
MT90840 Distributed Hyperchannel Switch(分布式超級通道開關(guān))
MT90863AL1 3V Rate Conversion Digital Switch
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MT9072AB 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer
MT9072AV 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays
MT9072AV2 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays
MT90732 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F)
MT90732AP 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F)