- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384760 > MT9072 (Mitel Networks Corporation) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號： | MT9072 |
| 廠商： | Mitel Networks Corporation |
| 元件分類： | 通信及網(wǎng)絡(luò) |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件頁數(shù)： | 36/269頁 |
| 文件大?。?/td> | 778K |
| 代理商： | MT9072 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當(dāng)前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁
MT9072
Advance Information
xxxvi
List of Figures
Figure 1 -Functional Block Diagram........................................................................................................................ 1
Figure 2 -Pin Connections (Jedec MS-026) .......................................................................................................... 10
Figure 3 -256 PIN LBGA (Jedec MO-192)............................................................................................................ 11
Figure 4 -PCM24 Link Frame Format (T1)............................................................................................................ 40
Figure 5 -ST-BUS Format...................................................................................................................................... 40
Figure 6 -PCM30 Format (E1)............................................................................................................................... 44
Figure 7 -Synchronization State Diagram (E1)...................................................................................................... 53
Figure 8 -Read and Write Pointers in the Slip Buffers........................................................................................... 54
Figure 9 -Interrupt Status Registers ...................................................................................................................... 93
Figure 10 -Boundary Scan Test Circuit Block Diagram....................................................................................... 100
Figure 11 -8 T1/E1 Links with Synchronous Common Channel Signaling.......................................................... 223
Figure 12 -8 T1/E1 Links with Synchronous Data Link Signaling........................................................................ 224
Figure 13 -8 T1/E1 Links with Asynchronous Data Link Signaling...................................................................... 225
Figure 14 -8 T1/E1 Links with no JA or PLL in LIU, Slave or Master Mode, Jitter-Free ST-BUS........................ 226
Figure 15 -8 T1/E1 Links with ATM IMA.............................................................................................................. 227
Figure 16 -8 T1/E1 Links with Asynchronous ST-BUS........................................................................................ 228
Figure 17 -DS3 (44Mb/s) Mux Cross Connect with 28 Asynchronous T1 Links.................................................. 229
Figure 18 -DS3 (44Mb/s) Mux Concentrator with 28 Asynchronous T1 Links..................................................... 230
Figure 19 -E3 (34Mb/s) MUX Cross Connect with 16 Asynchronous E1 Links................................................... 231
Figure 20 -E3 (34Mb/s) MUX Concentrator to 16 Asynchronous E1 Links......................................................... 232
Figure 21 -Timing Parameter Measurement Voltage Levels............................................................................... 234
Figure 22 -Motorola Microprocessor Timing........................................................................................................ 234
Figure 23 -Intel Microprocessor Timing............................................................................................................... 235
Figure 24 -ST-BUS 2.048Mb/s Timing ................................................................................................................ 236
Figure 25 -ST-BUS 2.048Mb/s Functional Timing Diagram................................................................................ 236
Figure 26 -ST-BUS 8.192Mb/s Timing ................................................................................................................ 237
Figure 27 -ST-BUS 8.192Mb/s Functional Timing Diagram for DSTi/DSTo........................................................ 237
Figure 28 -ST-BUS 8.192Mb/s Functional Timing Diagram for CSTo/CSTi CAS ............................................... 238
Figure 29 -S-BUS 8.192Mb/s Functional Timing Diagram for CSTo/CSTi CCS ................................................. 238
Figure 30 -GCI 2.048 Mb/s Timing Diagram........................................................................................................ 239
Figure 31 -GCI 2.048Mb/s Functional Timing Diagram....................................................................................... 239
Figure 32 -T1 IMA Mode Timing Diagram........................................................................................................... 240
Figure 33 - T1 IMA Functional Timing Diagram................................................................................................... 241
Figure 34 -T1 Transmit Multiframe Timing .......................................................................................................... 242
Figure 35 -T1 Transmit Multiframe Functional Timing......................................................................................... 242
Figure 36 -T1 Receive Multiframe Timing with Tx8KEN Set to 0........................................................................ 243
Figure 37 -Receive Multiframe Functional Timing with Tx8KEN Set to 0............................................................ 243
Figure 38 -T1 Receive Multiframe Timing with TX8KEn Set to 1........................................................................ 244
Figure 39 -T1 Receive Multiframe Timing Functional Timing Diagram with TX8KEn Set to 1 ............................ 244
Figure 40 -Transmit Data Link Pin Timing........................................................................................................... 245
Figure 41 -T1 Transmit Data Link Functional Timing .......................................................................................... 245
Figure 42 -T1 Receive DataLink Timing.............................................................................................................. 246
Figure 43 -T1 Receive Data Link Functional Timing ........................................................................................... 246
Figure 44 -T1 Receive Basic Frame Pulse Pin Timing........................................................................................ 247
Figure 45 -T1 PCM24 Transmit Timing............................................................................................................... 247
Figure 46 -T1 PCM24 Transmit Functional Timing.............................................................................................. 248
Table of Contents (continued)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT90820 | Large Digital Switch(大數(shù)字開關(guān)) |
| MT90823 | 3V Large Digital Switch(3V 大數(shù)字開關(guān)) |
| MT90826 | Quad Digital Switch(四數(shù)字開關(guān)) |
| MT90840 | Distributed Hyperchannel Switch(分布式超級通道開關(guān)) |
| MT90863AL1 | 3V Rate Conversion Digital Switch |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
| MT9072AV2 | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays |
| MT90732 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
| MT90732AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。