- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385002 > TMX320C6412GNZ (Texas Instruments, Inc.) Signal Processor PDF資料下載
參數(shù)資料
| 型號： | TMX320C6412GNZ |
| 廠商： | Texas Instruments, Inc. |
| 英文描述： | Signal Processor |
| 中文描述： | 信號處理器 |
| 文件頁數(shù)： | 150/159頁 |
| 文件大小： | 1989K |
| 代理商： | TMX320C6412GNZ |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁當前第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁
Ethernet Media Access Controller (EMAC) Timing
150
April 2003 Revised June 2004
SPRS219D
Table 163. Timing Requirements for EMAC MII Receive 10/100 Mbit/s
(see Figure 163)
NO.
500
600
UNIT
MIN
MAX
1
tsu(MRXD-MRCLKH)
th(MRCLKH-MRXD)
Receive selected signals include: MRXD3MRXD0, MRXDV, and MRXER.
Setup time, receive selected signals valid before MRCLK high
8
ns
2
Hold time, receive selected signals valid after MRCLK high
8
ns
MRXD3MRXD0 is driven by the PHY on the falling edge of MRCLK. MRXD3MRXD0 timing must be met
during clock periods when MRXDV is asserted. MRXDV is asserted and deasserted by the PHY on the falling
edge of MRCLK. MRXER is driven by the PHY on the falling edge of MRCLK (xx = 0001).
MRCLK (Input)
1
2
MRXD3MRXD0,
MRXDV, MRXER (Inputs)
Figure 163. EMAC Receive Interface Timing
Table 164. Switching Characteristics Over Recommended Operating Conditions for EMAC
MII Transmit 10/100 Mbit/s
(see Figure 164)
NO.
500
600
UNIT
MIN
MAX
1
td(MTCLKH-MTXD)
Transmit selected signals include: MTXD3MTXD0, and MTXEN.
Delay time, MTCLK high to transmit selected signals valid
5
25
ns
MTXD3MTXD0 is driven by the reconciliation sublayer synchronous to the MTCLK. MTXEN is asserted and
deasserted by the reconciliation sublayer synchronous to the MTCLK rising edge.
1
MTCLK (Input)
MTXD3MTXD0,
MTXEN (Outputs)
Figure 164. EMAC Transmit Interface Timing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TMX320VC5421 | DIGITAL SIGNAL PROCESSOR |
| TMX320VC5509AGHH | TMS320VC5509A Fixed-Point Digital Signal Processor |
| TMX470R1A64PN | 16/32-Bit RISC Flash Microcontroller |
| TMXT504 | SAW BANDPASS FILTER |
| TN0104 | N-Channel Enhancement-Mode Vertical DMOS FET(擊穿電壓40V，低門限1.6V，N溝道增強型垂直DMOS結(jié)構(gòu)場效應(yīng)管) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMX320C6412ZDK | 制造商:Texas Instruments 功能描述: |
| TMX320C6413GTS | 制造商:Texas Instruments 功能描述: |
| TMX320C6413GTS400 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processors |
| TMX320C6413GTS500 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processors |
| TMX320C6413GTSA400 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processors |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。