- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385894 > SYM53C810A (LSI Corporation) PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) PDF資料下載
參數(shù)資料
| 型號： | SYM53C810A |
| 廠商： | LSI Corporation |
| 英文描述： | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| 中文描述： | 的PCI -的SCSI I / O處理器（個PCI -的SCSI的I / O接口處理器） |
| 文件頁數(shù)： | 92/188頁 |
| 文件大小： | 1120K |
| 代理商： | SYM53C810A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁當(dāng)前第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁
Operating Registers
5-34
SYM53C810A Data Manual
Register 3B (BB)
DMA Control (DCNT L)
Read/Write
Bit 7
CLSE (Cache Line Size E nable)
Setting this bit enables the SYM53C810A to
sense and react to cache line boundaries set up
by the DMODE or PCI Cache Line Size regis-
ter, whichever contains the smaller value.
Clearing this bit disables the cache line size
logic and the SYM53C810A monitors the
cache line size via the DMODE register.
Bit 6
PFF (Pre-Fetch Flush)
Setting this bit will cause the pre-fetch unit to
flush its contents. T he bit will reset after the
flush is complete.
Bit 5
PFE N (Pre-fetch E nable)
Setting this bit enables the pre-fetch unit if the
burst size is equal to or greater than four. For
more information on SCRIPT S instruction
prefetching, see Chapter 2.
Bit 4
SSM (Single-step mode)
Setting this bit causes the SYM53C810A to
stop after executing each SCRIPT S instruc-
tion, and generate a single step interrupt.
When this bit is clear the SYM53C810A will
not stop after each instruction; instead it con-
tinues fetching and executing instructions until
an interrupt condition occurs. T his bit should
be clear for normal SCSI SCRIPT S operation.
To restart the SYM53C810A after it generates
a SCRIPT S Step interrupt, read the ISTAT
and DSTAT registers to recognize and clear
the interrupt; then set the START DMA bit in
this register.
Bit 3
IRQM (IRQ Mode)
When set, this bit enables a totem pole driver
for the IRQ pin. When reset, this bit enables an
open drain driver for the IRQ pin with a inter-
nal weak pull-up. T his bit is reset at power up.
Bit 2
ST D (Start DMA operation)
T he SYM53C810A fetches a SCSI SCRIPT S
instruction from the address contained in the
DSP register when this bit is set. T his bit is
required if the SYM53C810A is in one of the
following modes:
1. Manual start mode – Bit 0 in the DMODE
register is set
2. Single-step mode – Bit 4 in the DCNT L
register is set
When the SYM53C810A is executing
SCRIPT S in manual start mode, the Start
DMA bit needs to be set to start instruction
fetches. T his bit will remain set until an inter-
rupt occurs. When the SYM53C810A is in sin-
gle-step mode, the Start DMA bit needs to be
set to restart execution of SCRIPT S after a sin-
gle-step interrupt.
Bit 1
IRQD (IRQ Disable)
Setting this bit tristates the IRQ pin; clearing
the bit enables normal operation. When bit 1 in
this register is set, the IRQ/ pin will not be
asserted when an interrupt condition occurs.
T he interrupt is not lost or ignored, but merely
masked at the pin. Clearing this bit when an
interrupt is pending will immediately cause the
IRQ/ pin to assert. As with any register other
than ISTAT, this register cannot be accessed
except by a SCRIPT S instruction during
SCRIPT S execution.
CLSE
7
PFF
6
PFEN
5
SSM
4
IRQM
3
STD
2
IRQD
1
COM
0
Default>>>
0
0
0
0
0
0
0
0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SYM53C825A | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| SYM53C825AE | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| SYM53C860 | Single-Chip High-Performance PCI-Ultra SCSI (Fast-20) I/O Processor(單片、高性能PCI-超級SCSI (Fast-20) I/O 處理器) |
| SYM53C875 | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器) |
| SYM53C875E | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O 處理器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SYM53C876E(PBGA) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C876E(PQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C885 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| SYM53C896 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER |
| SYM-63LH+ | 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。