參數(shù)資料
型號: SYM53C810A
廠商: LSI Corporation
英文描述: PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器)
中文描述: 的PCI -的SCSI I / O處理器(個PCI -的SCSI的I / O接口處理器)
文件頁數(shù): 104/188頁
文件大小: 1120K
代理商: SYM53C810A
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁當前第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁
Operating Registers
5-46
SYM53C810A Data Manual
Bit 1
E X T ( E xtend SRE Q/SACK
filtering)
Symbios Logic TolerANT SCSI receiver tech-
nology includes a special digital filter on the
SREQ/ and SACK / pins which will cause
glitches on deasserting edges to be disregarded.
Setting this bit will increase the filtering period
from 30ns to 60ns on the deasserting edge of
the SREQ/ and SACK / signals.
Note: this bit must never be set during fast SCSI
(greater than 5M transfers per second)
operations, because a valid assertion could
be treated as a glitch.
Bit 0
LOW (SCSI Low level Mode)
Setting this bit places the SYM53C810A in
low level mode. In this mode, no DMA opera-
tions occur, and no SCRIPT S execute. Arbi-
tration and selection may be performed by
setting the start sequence bit as described in
the SCNT L0 register. SCSI bus transfers are
performed by manually asserting and polling
SCSI signals. Clearing this bit allows instruc-
tions to be executed in SCSI SCRIPT S mode.
Note: it is not necessary to set this bit for access
to the SCSI bit-level registers (SODL,
SBCL, and input registers).
Register 4F (CF)
SCSI Test T hree (ST EST 3)
Read/Write
Bit 7
T E (TolerANT E nable)
Setting this bit enables the active negation por-
tion of TolerANT technology. Active negation
causes the SCSI Request, Acknowledge, Data,
and Parity signals to be actively deasserted,
instead of relying on external pull-ups, when
the SYM53C810A is driving these signals.
Active deassertion of these signals will occur
only when the SYM53C810A is in an informa-
tion transfer phase. TolerANT active negation
should be enabled to improve setup and deas-
sertion times at fast SCSI timings. Active nega-
tion is disabled after reset or when this bit is
cleared. For more information on TolerANT
technology, refer to Chapter 1.
Bit 6
ST R (SCSI FIFO Test Read)
Setting this bit places the SCSI core into a test
mode in which the SCSI FIFO can be easily
read. Reading the SODL register will cause the
FIFO to unload.
Bit 5
HSC (Halt SCSI Clock)
Asserting this bit causes the internal divided
SCSI clock to come to a stop in a glitchless
manner. T his bit may be used for test purposes
or to lower I
DD
during a power down mode.
TE
7
STR
6
HSC
5
DSI
4
RES
3
TTM
2
CSF
1
STW
0
Default>>>
0
0
0
0
X
0
0
0
相關PDF資料
PDF描述
SYM53C825A PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器)
SYM53C825AE PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器)
SYM53C860 Single-Chip High-Performance PCI-Ultra SCSI (Fast-20) I/O Processor(單片、高性能PCI-超級SCSI (Fast-20) I/O 處理器)
SYM53C875 PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器)
SYM53C875E PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O 處理器)
相關代理商/技術參數(shù)
參數(shù)描述
SYM53C876E(PBGA) 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller
SYM53C876E(PQFP) 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller
SYM53C885 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC
SYM53C896 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER
SYM-63LH+ 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer