- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98067 > S1C17705B00E100 16-BIT, FLASH, 8.2 MHz, RISC MICROCONTROLLER, BGA240 PDF資料下載
參數(shù)資料
| 型號(hào)： | S1C17705B00E100 |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 16-BIT, FLASH, 8.2 MHz, RISC MICROCONTROLLER, BGA240 |
| 封裝： | 10 X 10 MM, 0.50 MM PITCH, BGA-240 |
| 文件頁數(shù)： | 69/318頁 |
| 文件大小： | 2516K |
| 代理商： | S1C17705B00E100 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁當(dāng)前第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁
16 I2C MASTER (I2CM)
S1C17705 TECHNICAL MANUAL
Seiko Epson Corporation
16-3
Slave address
7-bit address
Transfer direction
0: master
→ slave (transmission)
1: slave
→ master (reception)
A6
A5
D7
D6
A4
D5
A3
D4
A2
D3
A1
D2
A0
D1
DIR
D0
8 low order slave address bits
A7
A6
D7
D6
A5
D5
A4
D4
A3
D3
A2
D2
A1
D1
A0
D0
2 high order
slave address bits
10-bit address
Transfer direction
0: master
→ slave (transmission)
1: slave
→ master (reception)
1
First transmit data
Second transmit data
1
D7
D6
1
D5
1
D4
0
D3
A9
D2
A8
D1
DIR
D0
5.2 Transmit Data Specifying Slave Address and Transfer Direction
Figure 16.
The transfer direction bit indicates the data transfer direction after the slave address has been sent. This is set to
0 when sending data from the master to the slave and to 1 when receiving data from the slave. To send a slave
address, set the address with the transfer direction bit to RTDT[7:0]/I2CM_DAT register. At the same time, set
TXE/I2CM_DAT register transmitting the address to 1.
After the slave address has been output, data can be sent and received as many times as required. Data must be
sent or received according to the transfer direction set together with the slave address.
Data transmission control
The procedure for transmitting data is described below. Data transmission is performed by the same procedure
as for slave address transmission.
To send byte data, set the transmit data to RTDT[7:0] and set TXE to 1 to transmit 1 byte.
When TXE is set to 1, the I2CM module begins data transmission in sync with the clock. If the previous data
is currently being transmitted, data transmission starts after this has been completed. The I2CM module first
transfers the data written to the shift register, then starts outputting the clock from the SCL0 pin. TXE is reset to
0 at this point and a cause of interrupt occurs, enabling the subsequent transmission data and TXE to be set.
The data bits in the shift register are shifted in sequence at the clock falling edge and output via the SDA0 pin
with the MSB leading. The I2CM module outputs 9 clocks with each data transmission. In the 9th clock cycle,
the I2CM module sets the SDA line into high impedance to receive an ACK or NAK sent from the slave device.
The slave device returns ACK (0) to the master if the data is received. If the data is not received, the SDA line is
not pulled down, which the I2CM module interprets to mean an NAK (1) (transmission failed).
SDA0 (output)
SDA0 (input)
SCL0 (output)
Start condition
12
89
D7
D6
D0
ACK
NAK
5.3 ACK and NAK
Figure 16.
The I2CM module includes two status bits for transmission control: TBUSY/I2CM_CTL register and RTACK/
I2CM_DAT register.
The TBUSY flag indicates the data transmission status. This flag becomes 1 when transmission starts (including
slave address transmission) and reverts to 0 once data transmission ends. Inspect the flag to check whether the
I2CM module is currently transmitting or at standby.
The RTACK bit indicates whether or not the slave device returned an ACK for the previous transmission. RT-
ACK is 0 if an ACK was returned and 1 if ACK was not returned.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S1C33205D00E100 | MICROCONTROLLER, UUC158 |
| S1C33205F00A200 | 32-BIT, 50 MHz, RISC MICROCONTROLLER, PQFP128 |
| S1C33209F01E | 32-BIT, 60 MHz, RISC MICROCONTROLLER, PQFP128 |
| S1C33221F00A | 32-BIT, MROM, 60 MHz, RISC MICROCONTROLLER, PQFP128 |
| S1C33222F01E | 32-BIT, MROM, 60 MHz, RISC MICROCONTROLLER, PQFP128 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S1C17705F101100 | 功能描述:16位微控制器 - MCU 16-bit 512KB Flash LCD 128x32 RoHS:否 制造商:Texas Instruments 核心:RISC 處理器系列:MSP430FR572x 數(shù)據(jù)總線寬度:16 bit 最大時(shí)鐘頻率:24 MHz 程序存儲(chǔ)器大小:8 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:2 V to 3.6 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:VQFN-40 安裝風(fēng)格:SMD/SMT |
| S1C17706 | 制造商:EPSON 制造商全稱:EPSON 功能描述:Low Power 16-bit Single Chip Microcontroller |
| S1C17711 | 制造商:EPSON 制造商全稱:EPSON 功能描述:Low Power 16-bit Single Chip Microcontroller |
| S1C17801 | 制造商:EPSON 制造商全稱:EPSON 功能描述:CMOS 16-bit Application Specific Controller |
| S1C17801B | 制造商:EPSON 制造商全稱:EPSON 功能描述:CMOS 16-bit Application Specific Controller |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。