參數(shù)資料
型號： S1C17705B00E100
元件分類： 微控制器/微處理器
英文描述： 16-BIT, FLASH, 8.2 MHz, RISC MICROCONTROLLER, BGA240
封裝： 10 X 10 MM, 0.50 MM PITCH, BGA-240
文件頁數(shù)： 167/318頁
文件大?。?/td> 2516K
代理商： S1C17705B00E100
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁當(dāng)前第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁
23 ON-CHIP DEBUGGER (DBG)
23-2
Seiko Epson Corporation
S1C17705 TECHNICAL MANUAL
With the default settings, the prescalers will stop in debug mode, also stopping the peripheral circuits above that
includes a prescaler. A MISC register includes PRUND/MISC_PSC register to specify prescaler operations dur-
ing debug mode. When PRUND is set to 1, the prescalers operate even in debug mode, allowing the peripheral
circuits above to operate as well. When PRUND is 0 (default), the prescalers and the peripheral circuits above
will stop when the S1C17 Core enters debug mode.
Peripheral circuits that operate using the OSC1 clock
Clock timer
Watchdog timer
Stopwatch timer
A MISC register includes O1DBG/MISC_OSC1 register to specify the operation of the above OSC1 periph-
eral circuits during debug mode. When O1DBG is set to 1, the OSC1 peripheral circuits operate even in debug
mode. When O1DBG is 0 (default), the OSC1 peripheral circuits will stop when the S1C17 Core enters debug
mode.
Additional Debugging Function
23.3
The S1C17705 expands the following on-chip debugging functions of the S1C17 Core.
Branching destination in debug mode
When a debug interrupt is generated, the S1C17 Core enters debug mode and branches to the debug processing
routine. In this process, the S1C17 Core is designed to branch to address 0xfffc00. In addition to this branching
destination, the S1C17705 also allows designation of address 0x0 (beginning address of the internal RAM) as
the branching destination when debug mode is activated. The branching destination address is selected using
DBADR/MISC_IRAMSZ register. When the DBADR is set to 0 (default), the branching destination is set to
0xfffc00. When it is set to 1, the branching destination is set to 0x0.
Adding instruction breaks
The S1C17 Core supports two instruction breaks (hardware PC breaks). The S1C17705 increased this number
to five, adding the control bits and registers given below.
IBE2/DCR register:
Enables instruction breaks #2.
IBE3/DCR register:
Enables instruction breaks #3.
IBE4/DCR register:
Enables instruction breaks #4.
IBAR2[23:0]/IBAR2 register: Set instruction break address #2.
IBAR3[23:0]/IBAR3 register: Set instruction break address #3.
IBAR4[23:0]/IBAR4 register: Set instruction break address #4.
Note that the debugger included in the S5U1C17001C (Ver. 1.2.1) or later is required to use five hardware PC
breaks.
Control Register Details
23.4
4.1 List of Debug Registers
Table 23.
Address
Register name
Function
0x4020
MISC_PSC
Prescaler Control Register
Enables the prescaler in debug mode.
0x5322
MISC_OSC1
OSC1 Peripheral Control Register
Selects the OSC1 peripheral operation in debug mode.
0x5326
MISC_IRAMSZ IRAM Size Select Register
Selects the IRAM size.
0xffff90
DBRAM
Debug RAM Base Register
Indicates the debug RAM base address.
0xffffa0
DCR
Debug Control Register
Controls debugging.
0xffffb8
IBAR2
Instruction Break Address Register 2
Sets Instruction break address #2.
0xffffbc
IBAR3
Instruction Break Address Register 3
Sets Instruction break address #3.
0xffffd0
IBAR4
Instruction Break Address Register 4
Sets Instruction break address #4.
The debug registers are described in detail below.
相關(guān)PDF資料
PDF描述
S1C33205D00E100 MICROCONTROLLER, UUC158
S1C33205F00A200 32-BIT, 50 MHz, RISC MICROCONTROLLER, PQFP128
S1C33209F01E 32-BIT, 60 MHz, RISC MICROCONTROLLER, PQFP128
S1C33221F00A 32-BIT, MROM, 60 MHz, RISC MICROCONTROLLER, PQFP128
S1C33222F01E 32-BIT, MROM, 60 MHz, RISC MICROCONTROLLER, PQFP128
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
S1C17705F101100 功能描述:16位微控制器 - MCU 16-bit 512KB Flash LCD 128x32 RoHS:否 制造商:Texas Instruments 核心:RISC 處理器系列:MSP430FR572x 數(shù)據(jù)總線寬度:16 bit 最大時(shí)鐘頻率:24 MHz 程序存儲器大小:8 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:2 V to 3.6 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:VQFN-40 安裝風(fēng)格:SMD/SMT
S1C17706 制造商:EPSON 制造商全稱:EPSON 功能描述:Low Power 16-bit Single Chip Microcontroller
S1C17711 制造商:EPSON 制造商全稱:EPSON 功能描述:Low Power 16-bit Single Chip Microcontroller
S1C17801 制造商:EPSON 制造商全稱:EPSON 功能描述:CMOS 16-bit Application Specific Controller
S1C17801B 制造商:EPSON 制造商全稱:EPSON 功能描述:CMOS 16-bit Application Specific Controller
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*