- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98068 > S1C38000B0A0100 32-BIT, RISC MICROCONTROLLER, BGA239 PDF資料下載
參數(shù)資料
| 型號： | S1C38000B0A0100 |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, RISC MICROCONTROLLER, BGA239 |
| 封裝： | CFLGA-239 |
| 文件頁數(shù)： | 115/281頁 |
| 文件大?。?/td> | 1309K |
| 代理商： | S1C38000B0A0100 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁當前第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁
20 UART 2
S1C38000 TECHNICAL MANUAL
EPSON
187
bit 7
Receive FIFO Error
This flag indicates that a receiver FIFO error (parity error, framing error, or break
indication) has occurred. This bit remains set as long as at least one character in the
FIFO has an error in it.
Notes: Flushing the Receive FIFO when this bit is set to 1 will result in this bit locking at 1, only
a system reset will then clear the bit.
If an error occurs in the first character sent to the FIFO the Receive FIFO Error flag will
be set but the detailed error flag, URT2[14h] bits [3:0], will not be set.
bit 6
Transmit Empty
In FIFO mode, this flag indicates that the transmitter FIFO and the shift register are both
empty. In non-FIFO mode, this flag indicates that the Transmit Holding register and the
shift register are both empty.
bit 5
Transmit Holding Register Empty
In FIFO mode, this flag indicates that the transmitter FIFO is empty. In non-FIFO mode,
this flag indicates that the Transmit Holding register is empty. If the Transmit Holding
register empty interrupt is enabled, then UART2 will generate an interrupt request. This
bit is set only after the transmit holding register or the transmit FIFO is emptied by
transmission, not by any other means (i.e. reset, flush, etc.).
bit 4
Break Interrupt Flag
This flag indicates that the received data input is held to a logic 0 for the during of the
character transmission. In FIFO mode, this error is associated with the particular
character in the FIFO it applies to. This error is revealed when its associated character is
at the top of the FIFO. If the Receiver Line Status interrupt is enabled UART2 will
generate an interrupt request.
bit 3
Framing Error
This flag indicates that the receiver does not detect a valid stop bit in the receiver
character. In FIFO mode, this error is associated with the particular character in the
FIFO it applies to. This error is revealed when its associated character is at the top of the
FIFO. If the Receiver Line Status interrupt is enabled UART2 will generate an interrupt
request. This bit is cleared when the Line Status Register is read.
bit 2
Parity Error
This flag indicates a parity error in the receiver provided the parity enable bit is set. In
FIFO mode, this error is associated with the particular character in the FIFO it applies
to. This error is revealed when its associated character is at the top of the FIFO. If the
Receiver Line Status interrupt is enabled UART2 will generate an interrupt request. This
bit is cleared when the Line Status Register is read.
bit 1
Overrun Error
In non-FIFO mode, this flag indicates that a new character arrived in the receiver before
the current character in the Receive Buffer register is read. In FIFO mode, this flag
indicates that a new character arrived in the receiver when the FIFO is full. If the
Receiver Line Status interrupt is enabled UART2 will generate an interrupt request. This
bit is cleared when the Line Status Register is read.
Line Status Register
URT2[14h]
Default = 0000 0000h
Read/Write
n/a
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
n/a
Receive
FIFO
Error
Transmit
Empty
Transmit
Holding
Register
Empty
Break
Interrupt
Framing
Error
Parity
Error
Overrun
Error
Data
Ready
15
14
13
12
11
10
9876543210
相關PDF資料 |
PDF描述 |
|---|---|
| S1C60L02F | 4-BIT, MROM, 0.08 MHz, MICROCONTROLLER, PQFP60 |
| S1C60L05F | 4-BIT, MROM, 0.08 MHz, MICROCONTROLLER, PQFP60 |
| S1C60L05D | 4-BIT, MROM, 0.08 MHz, MICROCONTROLLER, UUC53 |
| S1C60L13F | 4-BIT, MROM, 0.032768 MHz, MICROCONTROLLER, PQFP80 |
| S1C60L13D | 4-BIT, MROM, 0.032768 MHz, MICROCONTROLLER, UUC79 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| S1C-38-S | 制造商:GRIPCO 功能描述: |
| S-1-C-6.6-D D/C .670 OAL | 功能描述:觸點探頭 HEADLESS FLAT RoHS:否 制造商:IDI 類型:Probes 尖端類型:Spherical Radius 長度:8.26 mm 電流額定值:10 A 彈力:2.3 oz 行程:1.52 mm 系列:101050 |
| S-1-C-6.6-G D/C .670 OAL | 功能描述:觸點探頭 HEADLESS FLAT RoHS:否 制造商:IDI 類型:Probes 尖端類型:Spherical Radius 長度:8.26 mm 電流額定值:10 A 彈力:2.3 oz 行程:1.52 mm 系列:101050 |
| S1C60A08 | 制造商:EPSON 制造商全稱:EPSON 功能描述:4-bit Single Chip Microcomputer |
| S1C60A16 | 制造商:EPSON 制造商全稱:EPSON 功能描述:4-bit Single Chip Microcomputer |
發(fā)布緊急采購，3分鐘左右您將得到回復。