參數(shù)資料
型號(hào)： OMAP5910(DSP)
英文描述： Dual-Core Processor
中文描述： 雙核處理器
文件頁(yè)數(shù)： 78/160頁(yè)
文件大?。?/td> 1997K
代理商： OMAP5910(DSP)
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)當(dāng)前第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)
Functional Overview
66
August 2002 Revised August 2003
SPRS197B
Table 322. McBSP2 Registers
BYTE
ADDRESS
REGISTER NAME
DESCRIPTION
ACCESS
WIDTH
ACCESS
TYPE
RESET
VALUE
FFFB:1000
MCBSP2_DRR2
McBSP2 Data receive register 2
16
RW
0000h
FFFB:1002
MCBSP2_DRR1
McBSP2 Data receive register 1
16
RW
0000h
FFFB:1004
MCBSP2_DXR2
McBSP2 Data transmit register 2
16
RW
0000h
FFFB:1006
MCBSP2_DXR1
McBSP2 Data transmit register 1
16
RW
0000h
FFFB:1008
MCBSP2_SPCR2
McBSP2 Serial port control register 2
16
RW
0000h
FFFB:100A
MCBSP2_SPCR1
McBSP2 Serial port control register 1
16
RW
0000h
FFFB:100C
MCBSP2_RCR2
McBSP2 Receive control register 2
16
RW
0000h
FFFB:100E
MCBSP2_RCR1
McBSP2 Receive control register 1
16
RW
0000h
FFFB:1010
MCBSP2_XCR2
McBSP2 Transmit control register 2
16
RW
0000h
FFFB:1012
MCBSP2_XCR1
McBSP2 Transmit control register 1
16
RW
0000h
FFFB:1014
MCBSP2_SRGR2
McBSP2 Sample rate generator register 2
16
RW
2000h
FFFB:1016
MCBSP2_SRGR1
McBSP2 Sample rate generator register 1
16
RW
0001h
FFFB:1018
MCBSP2_MCR2
McBSP2 Multichannel register 2
16
RW
0000h
FFFB:101A
MCBSP2_MCR1
McBSP2 Multichannel register 1
16
RW
0000h
FFFB:101C
MCBSP2_RCERA
McBSP2 Receive channel enable register partition A
16
RW
0000h
FFFB:101E
MCBSP2_RCERB
McBSP2 Receive channel enable register partition B
16
RW
0000h
FFFB:1020
MCBSP2_XCERA
McBSP2 Transmit channel enable register partition A
16
RW
0000h
FFFB:1022
MCBSP2_XCERB
McBSP2 Transmit channel enable register partition B
16
RW
0000h
FFFB:1024
MCBSP2_PCR0
McBSP2 Pin control register 0
16
RW
0000h
FFFB:1026
MCBSP2_RCERC
McBSP2 Receive channel enable register partition C
16
RW
0000h
FFFB:1028
MCBSP2_RCERD
McBSP2 Receive channel enable register partition D
16
RW
0000h
FFFB:102A
MCBSP2_XCERC
McBSP2 Transmit channel enable register partition C
16
RW
0000h
FFFB:102C
MCBSP2_XCERD
McBSP2 Transmit channel enable register partition D
16
RW
0000h
FFFB:102E
MCBSP2_RCERE
McBSP2 Receive channel enable register partition E
16
RW
0000h
FFFB:1030
MCBSP2_RCERF
McBSP2 Receive channel enable register partition F
16
RW
0000h
FFFB:1032
MCBSP2_XCERE
McBSP2 Transmit channel enable register partition E
16
RW
0000h
FFFB:1034
MCBSP2_XCERF
McBSP2 Transmit channel enable register partition F
16
RW
0000h
FFFB:1036
MCBSP2_RCERG
McBSP2 Receive channel enable register partition G
16
RW
0000h
FFFB:1038
MCBSP2_RCERH
McBSP2 Receive channel enable register partition H
16
RW
0000h
FFFB:103A
MCBSP2_XCERG
McBSP2 Transmit channel enable register partition G
16
RW
0000h
FFFB:103C
MCBSP2_XCERH
McBSP2 Transmit channel enable register partition H
16
RW
0000h
Table 323. Microwire Registers
BYTE
ADDRESS
REGISTER NAME
DESCRIPTION
ACCESS
WIDTH
ACCESS
TYPE
RESET
VALUE
FFFB:3000
TD
Microwire Transmit Data Register
16
W
undef
FFFB:3000
RD
Microwire Receive Data Register
16
R
undef
FFFB:3004
CSR
Microwire Control and Status Register
16
RW
undef
FFFB:3008
SR1
Microwire Setup Register 1
16
RW
undef
FFFB:300C
SR2
Microwire Setup Register 2
16
RW
undef
FFFB:3010
SR3
Microwire Setup Register 3
16
RW
0000h
FFFB:3014
SR4
Microwire Setup Register 4
16
RW
0000h
FFFB:3018
SR5
Microwire Setup Register 5
16
RW
0000h
相關(guān)PDF資料
PDF描述
OMAP5910(RISC) Dual-Core Processor
OMC506 Closed Loop Speed Controller For 3-Phase Brushless DC Motor MP-3T Package
OMC507 5 Amp. Push-Pull 3-Phase Brushless DC Motor Controller Driver(5A,推挽三相無(wú)刷直流電機(jī)控制驅(qū)動(dòng)器)
OMC510 36V Hi-Rel Three-Phase Brushless DC Motor Controller in a PCB-1 package
OMC510 DSP-Based Three-Phase Brushless DC Motor Controller(基于DSP的三相無(wú)刷直流電機(jī)控制器)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
OMAP5910GGZG1 制造商:Rochester Electronics LLC 功能描述:- Bulk
OMAP5910GGZG2 制造商:Rochester Electronics LLC 功能描述:- Bulk
OMAP5910JGDY1R 功能描述:IC OMAP DUAL-CORE PROC 289-BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:OMAP-59xx 標(biāo)準(zhǔn)包裝:60 系列:SCC 處理器類型:Z380 特點(diǎn):全靜電 Z380 CPU 速度:20MHz 電壓:5V 安裝類型:表面貼裝 封裝/外殼:144-LQFP 供應(yīng)商設(shè)備封裝:144-LQFP 包裝:托盤
OMAP5910JGDY2 功能描述:數(shù)字信號(hào)處理器和控制器 - DSP, DSC Applications Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時(shí)鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時(shí)器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
OMAP5910JGZG1 制造商:Texas Instruments 功能描述:
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*