參數(shù)資料
型號(hào)： OMAP5910(DSP)
英文描述： Dual-Core Processor
中文描述： 雙核處理器
文件頁(yè)數(shù)： 109/160頁(yè)
文件大?。?/td> 1997K
代理商： OMAP5910(DSP)
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)當(dāng)前第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)
Functional Overview
97
August 2002 Revised August 2003
SPRS197B
Table 370. UART3/IrDA Registers
DSP WORD
ADDRESS
MPU BYTE
ADDRESS
MPU BYTE
ADDRESS
(VIA MPUI)
REGISTER
NAME
DESCRIPTION
ACCESS
WIDTH
ACCESS
TYPE
RESET
VALUE
0x00 CC00h
FFFB:9800
E101:9800
UART3_RHR
UART3_THR
UART3_DLL§
UART3_IER
UART3_DLH§
UART3 receive holding register
8
R
Undefined
0x00 CC00h
FFFB:9800
E101:9800
UART3 transmit holding register
8
W
Undefined
0x00 CC00h
FFFB:9800
E101:9800
UART3 divisor latch low register
8
RW
00h
0x00 CC01h
FFFB:9804
E101:9802
UART3 interrupt enable register
8
RW
00h
0x00 CC01h
FFFB:9804
E101:9802
UART3 divisor latch high register
8
RW
00h
0x00 CC02h
FFFB:9808
E101:9804
UART3_IIR
UART3 interrupt identification
register
8
R
01h
0x00 CC02h
FFFB:9808
E101:9804
UART3_FCR
UART3_EFR§
UART3 FIFO control register
8
W
00h
0x00 CC02h
FFFB:9808
E101:9804
UART3 enhanced feature register
8
RW
00h
0x00 CC03h
FFFB:980C
E101:9806
UART3_LCR
UART3_MCR
UART3_XON1§
UART3_LSR
UART3_XON2§
UART3_MSR
UART3 line control register
8
RW
00h
0x00 CC04h
FFFB:9810
E101:9808
UART3 modem control register
8
RW
00h
0x00 CC04h
FFFB:9810
E101:9808
UART3 XON1 register
8
RW
00h
0x00 CC05h
FFFB:9814
E101:980A
UART3 mode register
8
R
60h
0x00 CC05h
FFFB:9814
E101:980A
UART3 XON2 register
8
RW
00h
0x00 CC06h
FFFB:9818
E101:980C
UART3 modem status register
8
R
Undefined
0x00 CC06h
FFFB:9818
E101:980C
UART3_TCR#
UART3 transmission control
register
8
RW
0Fh
0x00 CC06h
FFFB:9818
E101:980C
UART3_XOFF1§
UART3_SPR
UART3_TLR#
UART3_XOFF2§
UART3 XOFF1 register
8
RW
00h
0x00 CC07h
FFFB:981C
E101:980E
UART3 scratchpad register
8
RW
00h
0x00 CC07h
FFFB:981C
E101:980E
UART3 trigger level register
8
RW
00h
0x00 CC07h
FFFB:981C
E101:980E
UART3 XOFF2 register
8
RW
00h
0x00 CC08h
FFFB:9820
E101:9810
UART3_MDR1
UART3 mode definition 1 register
8
RW
07h
0x00 CC09h
FFFB:9824
E101:9812
UART3_MDR2
UART3 mode definition register 2
8
RW
00h
0x00 CC0Ah
FFFB:9828
E101:9814
UART3_SFLSR
UART3 status FIFO line status
register
8
R
00h
0x00 CC0Ah
FFFB:9828
E101:9814
UART3_TXFLL
UART3 transmit frame length low
8
W
00h
0x00 CC0Bh
FFFB:982C
E101:9816
UART3_RESUME
UART3 resume register
8
R
00h
0x00 CC0Bh
FFFB:982C
E101:9816
UART3_TXFLH
UART3 transmit frame length high
8
W
00h
0x00 CC0Ch
FFFB:9830
E101:9818
UART3_SFREGL
UART3 status FIFO low register
8
R
Undefined
0x00 CC0Ch
FFFB:9830
E101:9818
UART3_RXFLL
UART3 receive frame length low
8
W
00h
0x00 CC0Dh
FFFB:9834
E101:981A
UART3_SFREGH
UART3 status FIFO high register
8
R
Undefined
0x00 CC0Dh
FFFB:9834
E101:981A
UART3_RXFLH
UART3_BLR
UART3_ACREG
UART3_DIV16§
UART3 receive frame length high
8
W
00h
0x00 CC0Eh
FFFB:9838
E101:981C
UART3 BOF control register
8
RW
40h
0x00 CC0Fh
FFFB:983C
E101:981E
UART3 auxiliary control register
8
RW
00h
0x00 CC0Fh
FFFB:983C
E101:981E
UART3 divide 1.6 register
8
RW
00h
0x00 CC10h
FFFB:9840
E101:9820
UART3_SCR
UART3 supplementary control
register
8
RW
00h
Register is accessible when LCR[7] = 0 (normal operating mode)
Register is accessible when LCR[7] = 1 and LCR[7:0]
§Register is accessible when LCR[7] = 0BFh
Register is write accessible when EFR[4] = 1
#Register is accessible when EFR[4] = 1 and MCR[6] = 1
0BFh
相關(guān)PDF資料
PDF描述
OMAP5910(RISC) Dual-Core Processor
OMC506 Closed Loop Speed Controller For 3-Phase Brushless DC Motor MP-3T Package
OMC507 5 Amp. Push-Pull 3-Phase Brushless DC Motor Controller Driver(5A,推挽三相無(wú)刷直流電機(jī)控制驅(qū)動(dòng)器)
OMC510 36V Hi-Rel Three-Phase Brushless DC Motor Controller in a PCB-1 package
OMC510 DSP-Based Three-Phase Brushless DC Motor Controller(基于DSP的三相無(wú)刷直流電機(jī)控制器)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
OMAP5910GGZG1 制造商:Rochester Electronics LLC 功能描述:- Bulk
OMAP5910GGZG2 制造商:Rochester Electronics LLC 功能描述:- Bulk
OMAP5910JGDY1R 功能描述:IC OMAP DUAL-CORE PROC 289-BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:OMAP-59xx 標(biāo)準(zhǔn)包裝:60 系列:SCC 處理器類型:Z380 特點(diǎn):全靜電 Z380 CPU 速度:20MHz 電壓:5V 安裝類型:表面貼裝 封裝/外殼:144-LQFP 供應(yīng)商設(shè)備封裝:144-LQFP 包裝:托盤(pán)
OMAP5910JGDY2 功能描述:數(shù)字信號(hào)處理器和控制器 - DSP, DSC Applications Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時(shí)鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時(shí)器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
OMAP5910JGZG1 制造商:Texas Instruments 功能描述:
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*