- 您現(xiàn)在的位置：買賣IC網 > PDF目錄379804 > CD2481 (Intel Corp.) Programmable Four-Channel Communications Controller PDF資料下載
參數資料
| 型號： | CD2481 |
| 廠商： | Intel Corp. |
| 英文描述： | Programmable Four-Channel Communications Controller |
| 中文描述： | 可編程四通道通信控制器 |
| 文件頁數： | 98/222頁 |
| 文件大小： | 974K |
| 代理商： | CD2481 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁當前第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁
CD2481
—
Programmable Four-Channel Communications Controller
98
Datasheet
To be validated, a condition must be present for two character times with a stable value on the
CTS* pin (CTS* is used in X.21 as the
‘
I
’
lead in a DTE or
‘
C
’
lead in a DCE).
For X.21, the SSDE bit (COR3[6]) must be set to enable the detection of the steady state
conditions; this enables the detection of the all
‘
1
’
s, all
‘
0
’
s and the alternating
‘
1
’
s and
‘
0
’
s
conditions with a stable value on the CTS* pin. When the SSDE bit is set, the StrpSyn and SCDE
bits (COR3[5:4]) can also be set, if required (if SSDE is not set then the StrpSyn and SCDE bits
have no effect).
Note:
The SglSyn bit COR3[7] must be
‘
0
’
because X.21 mode always requires two SYN characters for
synchronization.
Enable the SSDE and StrpSYN bits to prevent SYN characters from entering the receive data
FIFO. When set, the StrpSYN bit treats SYN characters the same way as steady-state conditions
(that is, when two valid SYN characters are detected, a receive special character interrupt is
generated and the next SYN characters are stripped from the incoming data stream). If the
StrpSYN bit is not set, the SYN character is still used to achieve character synchronization, but all
received SYN characters are passed to the CPU as normal receive data.
The SCDE bit enables the detection of the special characters defined in SCHR1
–
3 the same way as
steady-state conditions. When detected for two consecutive character times, a special character
detect interrupt is generated and the next repetitions of the same character are stripped from the
receive data (for example, to detect the
‘
BEL off
’
condition for a DTE incoming call, then strip that
repetition until the next state change). Character synchronization must be achieved before SCHR1
–
3 can be detected.
In certain phases of X.21 call setup, there is no character synchronization. When a data change
occurs in a non-character synchronous phase, a partial character can be detected before the steady
is detected or character sync is achieved. In these conditions, the partial character is passed to the
host as normal data.
Note:
The CD2481 passes all data it receives to the host prior to receiving SYN characters.
Example:
Assume SSDE, StrpSyn, and SCDE bits in COR3 are set, i.e., the CD2481 detects steady-state
conditions, strip SYN and special characters from the incoming data. Under these conditions, the
following data stream:
Incoming Data:
Where SS = Steady State Condition.
Note:
A SYN Character Detect interrupt is generated after the second SYN. A Special Character Detect
interrupt is generated after the second Bell
The incoming data is passed to the host as follows:
SS
SS Junk SS
SS
SYN SYN Bell
Bell Data Data SS
SS
相關PDF資料 |
PDF描述 |
|---|---|
| CD3086 | General Purpose NPN Transistor Array |
| CD4000 | CMOS NOR Gates |
| CD4001 | CMOS NOR Gates |
| CD4002 | CMOS NOR Gates |
| CD40011 | Quad 2-Input NOR,NAND Buffered B Series Gate |
相關代理商/技術參數 |
參數描述 |
|---|---|
| CD24B3 031573 | 制造商:Comair Rotron 功能描述:FAN 254MM 24VDC |
| CD24B3 | 制造商:Comair Rotron 功能描述:FAN 254MM 24VDC |
| CD-250 | 制造商:Stellar Labs 功能描述:CD / USB Media Player with FM Tuner - MP3 and WMA |
| CD2500R1 | 制造商:LOGETR 功能描述: |
| CD250-3KVM.25 | 制造商:Yageo / Phycomp 功能描述:CD250-3KVM.25 |
發(fā)布緊急采購，3分鐘左右您將得到回復。