- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376463 > XRT86SH221IB (EXAR CORP) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號： | XRT86SH221IB |
| 廠商： | EXAR CORP |
| 元件分類： | 數(shù)字傳輸電路 |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | DATACOM, FRAMER, PBGA388 |
| 封裝： | 27 X 27 MM, PLASTIC, BGA-388 |
| 文件頁數(shù)： | 11/353頁 |
| 文件大小： | 2330K |
| 代理商： | XRT86SH221IB |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁當(dāng)前第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁
PRELIMINARY
XRT86SH221
VIII
REV. P1.0.5
SDH-TO-PDH FRAMER/MAPPER WITH INTEGRATED 21-CHANNEL E1 SH LIU
8.1 STM-0/STM-1 TELECOM BUS INTERFACE TIMING INFORMATION.......................................................... 317
8.2 THE TRANSMIT STM-0/STM-1 TELECOM BUS INTERFACE TIMING - STM-0 APPLICATIONS............... 317
F
IGURE
63. A
N
I
LLUSTRATION
OF
THE
W
AVEFORMS
OF
THE
S
IGNALS
THAT
ARE
OUTPUT
VIA
THE
T
RANSMIT
STM-0/STM-1 T
ELECOM
B
US
I
NTERFACE
(
FOR
STM-0 A
PPLICATIONS
) ...................................................................................................................... 317
T
ABLE
284 T
IMING
I
NFORMATION
FOR
THE
T
RANSMIT
STM-0 T
ELECOM
B
US
I
NTERFACE
- STM-0 A
PPLICATIONS
........................... 318
8.3 THE TRANSMIT STM-0/STM-1 TELECOM BUS INTERFACE TIMING - STM-1 SLOT MASTER APPLICATIONS
318
F
IGURE
64. A
N
I
LLUSTRATION
OF
THE
W
AVEFORMS
OF
THE
S
IGNALS
THAT
ARE
OUTPUT
VIA
THE
T
RANSMIT
STM-0/STM-1 T
ELECOM
B
US
I
NTERFACE
(
FOR
STM-1 A
PPLICATIONS
) ...................................................................................................................... 318
F
IGURE
65. A
N
I
LLUSTRATION
OF
THE
TIMING
RELATIONSHIPS
BETWEEN
THE
T
X
SBFP_IN_OUT
OUTPUT
PIN
,
AND
THE
T
X
A_CLK
OUTPUT
PIN
,
WITHIN
THE
T
RANSMIT
STM-1 T
ELECOM
B
US
I
NTERFACE
(S
LOT
M
ASTER
M
ODE
A
PPLICATION
)............................... 319
T
ABLE
285 T
IMING
I
NFORMATION
FOR
THE
T
RANSMIT
STM-0/STM-1 T
ELECOM
B
US
I
NTERFACE
- STM-1 S
LOT
M
ASTER
A
PPLICATIONS
319
8.4 THE TRANSMIT STM-0/STM-1 TELECOM BUS INTERFACE TIMING - STM-1 SLOT SLAVE APPLICATIONS
320
F
IGURE
66. A
N
I
LLUSTRATION
OF
THE
W
AVEFORMS
OF
THE
S
IGNALS
THAT
ARE
OUTPUT
VIA
THE
T
RANSMIT
STM-0/STM-1 T
ELECOM
B
US
I
NTERFACE
(
FOR
STM-1 A
PPLICATIONS
) ...................................................................................................................... 320
F
IGURE
67. A
N
I
LLUSTRATION
OF
THE
TIMING
RELATIONSHIPS
BETWEEN
THE
T
X
SBFP
INPUT
PIN
AND
THE
T
X
A_CLK
OUTPUT
PIN
WITHIN
THE
T
RANSMIT
STM-0/STM-1 T
ELECOM
B
US
I
NTERFACE
(STM-1 S
LOT
S
LAVE
A
PPLICATIONS
) ........................................... 320
T
ABLE
286 T
IMING
I
NFORMATION
FOR
THE
T
RANSMIT
STM-0/STM-1 T
ELECOM
B
US
I
NTERFACE
- STM-1 S
LOT
S
LAVE
A
PPLICATIONS
321
8.5 THE RECEIVE STM-0/STM-1 TELECOM BUS INTERFACE TIMING - STM-0 APPLICATIONS.................. 321
F
IGURE
68. A
N
I
LLUSTRATION
OF
THE
W
AVEFORMS
OF
THE
S
IGNALS
THAT
ARE
I
NPUT
VIA
THE
R
ECEIVE
STM-0/STM-1 T
ELECOM
B
US
I
N
-
TERFACE
..................................................................................................................................................................... 321
T
ABLE
287 T
IMING
I
NFORMATION
FOR
THE
R
ECEIVE
STM-0/STM-1 T
ELECOM
B
US
I
NTERFACE
- STM-0 A
PPLICATIONS
................. 321
8.6 THE RECEIVE STM-0/STM-1 TELECOM BUS INTERFACE TIMING - STM-1 APPLICATIONS.................. 322
F
IGURE
69. A
N
I
LLUSTRATION
OF
THE
W
AVEFORMS
OF
THE
S
IGNALS
THAT
ARE
I
NPUT
VIA
THE
R
ECEIVE
STM-0/STM-1 T
ELECOM
B
US
I
N
-
TERFACE
..................................................................................................................................................................... 322
T
ABLE
288 T
IMING
I
NFORMATION
FOR
THE
R
ECEIVE
STM-0/STM-1 T
ELECOM
B
US
I
NTERFACE
- STM-1 A
PPLICATIONS
................. 322
8.7 STM-0 LIU INTERFACE TIMING INFORMATION .......................................................................................... 323
8.7.1 RECEIVE STM-0/STM-1 LIU INTERFACE TIMING.................................................................................................... 323
F
IGURE
70. A
N
I
LLUSTRATION
OF
THE
W
AVEFORMS
OF
THE
R
ECEIVE
STM-0/STM-1
SIGNALS
THAT
ARE
INPUT
TO
THE
R
ECEIVE
STM-0/
STM-1 LIU I
NTERFACE
B
LOCK
- S
HARED
P
ORT
........................................................................................................... 323
T
ABLE
289 T
IMING
I
NFORMATION
FOR
THE
R
ECEIVE
STM-0/STM-1 LIU I
NTERFACE
WHEN
THE
R
ECEIVE
STM-0/STM-1 TOH P
ROCESSOR
BLOCK
HAS
BEEN
CONFIGURED
TO
SAMPLE
THE
R
X
STM0DATA
SIGNAL
UPON
THE
RISING
EDGE
OF
THE
R
X
STM0CLK
SIGNAL
323
8.7.2 TRANSMIT STM-0/STM-1 LIU INTERFACE TIMING................................................................................................. 324
F
IGURE
71. A
N
I
LLUSTRATION
OF
THE
W
AVEFORMS
OF
THE
STM-0/STM-1
SIGNALS
THAT
ARE
OUTPUT
FROM
THE
T
RANSMIT
STM-0/STM-
1 LIU I
NTERFACE
- D
EDICATED
P
ORT
........................................................................................................................... 324
T
ABLE
290 T
IMING
I
NFORMATION
FOR
THE
T
RANSMIT
STM-0/STM-1 LIU I
NTERFACE
WHEN
THE
T
RANSMIT
STM-0/STM-1 TOH P
ROCES
-
SOR
BLOCK
HAS
BEEN
CONFIGURED
TO
UPDATE
THE
T
X
STM0DATA
SIGNAL
UPON
THE
RISING
EDGE
OF
THE
T
X
STM0CLK
SIGNAL
324
8.8 TRANSMIT STM-0/STM-1 TOH AND POH DATA INPUT PORT ................................................................... 325
F
IGURE
72. I
LLUSTRATION
OF
T
IMING
W
AVE
-
FORM
OF
THE
T
RANSMIT
STM-0/STM-1 TOH
AND
POH O
VERHEAD
D
ATA
I
NPUT
P
ORT
325
T
ABLE
291 T
IMING
I
NFORMATION
FOR
THE
T
RANSMIT
STM-0/STM-1 TOH
AND
POH O
VERHEAD
D
ATA
I
NPUT
P
ORT
..................... 325
8.9 TRANSMIT VC-4 POH DATA INPUT PORT................................................................................................... 326
F
IGURE
73. I
LLUSTRATION
OF
T
IMING
W
AVE
-
FORM
OF
THE
T
RANSMIT
VC-4 POH D
ATA
I
NPUT
P
ORT
............................................. 326
T
ABLE
292 T
IMING
I
NFORMATION
FOR
THE
T
RANSMIT
VC-4 POH D
ATA
I
NPUT
P
ORT
..................................................................... 326
8.10 RECEIVE STM-0/STM-1 TOH AND POH DATA OUTPUT PORT................................................................ 327
F
IGURE
74. I
LLUSTRATION
OF
THE
T
IMING
W
AVE
-
FORM
OF
THE
R
ECEIVE
STM-0/STM-1 TOH
AND
POH D
ATA
O
UTPUT
P
ORT
...... 327
T
ABLE
293 T
IMING
I
NFORMATION
FOR
THE
R
ECEIVE
STM-0/STM-1 TOH
AND
POH D
ATA
O
UTPUT
P
ORT
..................................... 327
8.11 RECEIVE VC-4 POH DATA OUTPUT PORT................................................................................................ 328
F
IGURE
75. I
LLUSTRATION
OF
THE
T
IMING
W
AVE
-
FORM
OF
THE
R
ECEIVE
VC-4 POH D
ATA
O
UTPUT
P
ORT
..................................... 328
T
ABLE
294 T
IMING
I
NFORMATION
FOR
THE
R
ECEIVE
VC-4 POH D
ATA
O
UTPUT
P
ORT
................................................................... 328
8.12 INGRESS DIRECTION - ADD/DROP PORT TIMING.................................................................................... 329
8.12.1 INGRESS DIRECTION - ADD PORT TIMING .......................................................................................................... 329
F
IGURE
76. I
LLUSTRATION
OF
THE
I
NGRESS
-D
IRECTION
A
DD
P
ORT
S
IGNALS
................................................................................ 329
T
ABLE
295 T
IMING
I
NFORMATION
FOR
THE
I
NGRESS
-D
IRECTION
A
DD
P
ORT
S
IGNALS
..................................................................... 329
8.12.2 INGRESS DIRECTION - DROP PORT TIMING........................................................................................................ 330
F
IGURE
77. I
LLUSTRATION
OF
THE
I
NGRESS
-D
IRECTION
D
ROP
P
ORT
S
IGNALS
............................................................................... 330
T
ABLE
296 T
IMING
I
NFORMATION
FOR
THE
I
NGRESS
-D
IRECTION
D
ROP
P
ORT
S
IGNALS
................................................................... 330
8.13 EGRESS DIRECTION - ADD/DROP PORT TIMING..................................................................................... 331
8.13.1 EGRESS DIRECTION - ADD PORT TIMING............................................................................................................ 331
F
IGURE
78. I
LLUSTRATION
OF
THE
E
GRESS
-D
IRECTION
A
DD
P
ORT
S
IGNALS
................................................................................. 331
T
ABLE
297 T
IMING
I
NFORMATION
FOR
THE
E
GRESS
-D
IRECTION
A
DD
P
ORT
S
IGNALS
...................................................................... 331
8.13.2 EGRESS DIRECTION - DROP PORT TIMING......................................................................................................... 332
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRT86SH328 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT86SH328_07 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT86SH328IB | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT86VL32_1 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT86VL32_2 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT86SH221IB-F | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC SDH-TO-PDH, VT/TU INTGR 21 CHNL 2FRAME RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT86SH221OR | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT86SH328 | 制造商:EXAR 制造商全稱:EXAR 功能描述:28-CHANNEL SONET/SDH VT MAPPER REGISTER DESCRIPTION WITH M13 |
| XRT86SH328_07 | 制造商:EXAR 制造商全稱:EXAR 功能描述:28-CHANNEL DS1/E1 FRAMER/LIU WITH DS3 MUX & VT-MAPPER - SONET |
| XRT86SH328_08 | 制造商:EXAR 制造商全稱:EXAR 功能描述:28-CHANNEL SONET/SDH VT MAPPER REGISTER DESCRIPTION WITH M13 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。